"ZX-8085" - Даунгрейд компьютера "Ленинград". Часть 2

[ivagor]

Вобще я может соберусь в понедельник нарисовать свое видение временных диаграмм, но по первому взгляду на схему пара мелких моментов:
1. ЛЛ1 ты активно применяешь, т.к. хочешь израсходовать запас?
2. DBIN на D30 остался от zx8080
Остальное лучше с картинками

[Advertiser]

[Mick]

1. ЛЛ1 ты активно применяешь, т.к. хочешь израсходовать запас?
2. DBIN на D30 остался от zx8080
Остальное лучше с картинками

Пока рисовалось в лоб, с самой первой схемы ZX-8080. Сигнал DBIN уберу.

- - - Добавлено - - -

Понятно, что практикам виднее, чем мне с дивана, но вряд ли интел написал что-то заведомо неправильное,

Можно на BQ2 поставить перемычку.

- - - Добавлено - - -

DBIN на D30 остался от zx8080

Обновил схему

[L Juriy]

здесь, но там проблема есть ссылки на рисунки, а их самих нет.
Откуда брал этот файл не помню.

[ivagor]

здесь,

Этот я качал. На всякий случай интеловский

- - - Добавлено - - -

Предлагаю больше доверять даташиту OKI на их CMOSный клон 8085. Там для частот тактирования 1-10 МГц никакого объединения X1 и X2, что вполне соответствует опыту L Juriy.

[Mick]

Предлагаю больше доверять даташиту OKI на их CMOSный клон 8085.

Вот пару картинок из официального мануала Интела - https://www.google.com/url?sa=t&rct=...UeQXUo5JqISr3o





Как вариант, поставить на BQ2 джампер-перемычку, чтобы не резать если что дорожки.

[L Juriy]

Я тоже пользуюсь даташитом от OKI, а этим уже дополнительно.
Из импорта у меня только OKI процессоры.

[ivagor]

Для статистики - в схеме ПК6128Ц (ВМ85 3 МГц) между X1 и X2 элемент НЕ (это не значит, что я за это агитирую, я больше верю OKI).

[ivagor]

После некоторых размышлений пришел к выводу, что если не формировать озушные сигналы (ras, cas, H1) на основе (выходного) CLK, то я все же не знаю, как обеспечить прозрачный доступ к озу в рамках zx8085. А если формировать озушные сигналы на основе CLK, то это уже вероятно не ленинград.

[Mick]

После некоторых размышлений пришел к выводу, что если не формировать озушные сигналы (ras, cas, H1) на основе (выходного) CLK, то я все же не знаю, как обеспечить прозрачный доступ к озу в рамках zx8085. А если формировать озушные сигналы на основе CLK, то это уже вероятно не ленинград.

Пока не Ленинград нам не нужен.
Я вот так понимаю весь процесс. На диаграммах в даташитах указаны клоки я так понял, то что идет с выхода CLOCKOUT.
Если предположить что сигнал ALE должен быть как бы на излете H0, чтобы точно один цикл чтения или записи попал в H1=0. То логичнее было бы чтобы частота процессора совпадала с фазой CAS/. А значит CAS/ умножим на 2 - то по логике на тактовый вход процессора надо подавать TI/ (без учета буфера на ЛН1) или TI ( с учетом ЛН1)

Обновил схему, поставил перемычки на тактовую частоту.

Еще, если вдруг ни TI ни TI/ не дадут нужного эффекта, то у нас остался одна половинка ТМ2, на ней можно сигнал TI/ или TI чуть сдвинуть стробом 14МГц

[ivagor]

Проблема в том, что просто изменяя фазу входного сигнала нельзя сдвинуть CLK (выходной) на полтакта, а управляющие сигналы проца (RD, WR и т.д.) привязаны к CLK. Скорее всего нужную фазу CLK можно сделать с привлечением RESET, но в интеловском даташите совсем нет соответствующих временных диаграмм, а вот в доке oki нечто похожее есть, но я не хочу лезть в такой специфический вариант. "Проблема" эта скорее в кавычках, т.к. при использовании в качестве памяти пзу и sram (без других претендентов на доступ) никаких проблем нет. При добавлении хотя бы одного такта ожидания проблема решится. Если видеоконтроллер умеет уступать процу тоже проблем нет. Но в ленинграде без тактов ожидания я не могу сообразить как.