Угу, значит правильно понял.Сообщение от AlexG
Ну, я давно понял, что лучше то, что лучше знаешь. Поскольку начал с VHDL, на нём пока и ваяю. Verilog более менее читаю и могу переделать на VHDL, но писать с нуля не пробовал. Ну а System Verilog (если он имелся ввиду) - не пробовал. Вроде как он специфичен для Altera?
Ответить с цитированием