Выбор языка описания электронных схем (Verilog, VHDL и другие)

[AlexG]

SV - ни разу не специфичен. Это грубо говоря "работа над ошибками" в verilog-e