Опрос: WiFi для ZX клонов не на FPGA

[izzx]

Это так, если делитель =1 (чего я почему-то в примерах даташита не вижу, в каких-то даташитах видел диапазон его значений от 2 до 2^16-1, что означало, видимо нельзя его сделать =1)

А вот в этом доке написано на первой странице, что от 1 до 2^16
https://static.chipdip.ru/lib/060/DOC000060846.pdf

Вариантов кварца, с которым можно получить целые baudrates с малым процентом ошибок не так много. Это как раз 1,8432, 3,072 и 18,432мгц

Я сначала буду пробовать стандартный 1,8432, чтоб хоть что-то заработало. А ещё заказал кварц 14.7456MHZ, надеюсь с него получить скорость /16=921 600 бод. Что будет около предела микросхемы в мегабит. Для 3.5 Мгерц проца хватит. А для турбо лучше бы два мегабита. Но хоть что то.

По схеме с дешифратором на компараторе LS688 вроде все логично

Про вход 1 под названием G/ посмотрел в инструкции. В принципе логично, должно работать от IORQ/. Но может где-то придётся инвертировать.

А часть схемы где ESP я особо не смотрел, у меня потому что готовый модуль с питанием и резисторами.

Вот кстати у меня такой инвертор есть CD4049UBE. Он потянет скорости до мегабита?