Здесь сигнал IORQ идёт не напрямую на схему выбора портов, а через блокировку, управляемую сигналом IORQGE. Сделано это для того, чтобы внешнее устройство могло заблокировать внутренние, чтобы не было конфликта
Это я прекрасно понимаю, скорей всего я просто криво объяснил. Попробую еще раз, с визуализацией
Как мне думается должно быть так:
А на схеме и на плате имеем так:
Разве это правильно?