Плата ускорителя Ниппель

[avivanov76]

Но формально автор прав, память на плате обеспечивает функциональность 2-портовой памяти в данном случае.

Формально, автор как раз неправ - два процессора одновременно влезть в 132РУ10 не могут. Просто их обращения аккуратно разведены во времени. Было бы лучше убрать слова "двухпортовая память". Это просто общая память, к которой организован бесконфликтный доступ двух процессоров. Но если автор против, то кто я такой чтобы ему диктовать?

Хороший шит. Только про питание на 18 вольт там ничего нет. И плат таких рабочих с овервольтажом никто больше не делал - а плата рабочая и это очень круто.

Вопрос про вольтаж остается открытым. Я так понимаю, никто напряжение на процессоре не мерял. И объяснения, почему пятивольтовая обвязка не выгорает при подаче на нее 12 вольтовых сигналов с процессора тоже никто не дал. Кроме того, у производителя 4.К602ВМ1 - НИЦФТ, есть еще серия БМК 4.К601ВЖ2 и ВЖ3 (журнал "Радио" №10 за 1990 год, страница 95). Тоже КМОП, тактовая частота 5 МГц. Вроде бы все как у 4.К602ВМ1, вот только напряжение питания у них совершенно стандартное +5 вольт.

до 2000-х Агат с Ниппелем был быстрее

Вот ускоритель для Apple на 5 МГц, анонсированный в 1988 http://www.apple-iigs.info/doc/fichiers/rocketchip.pdf Так что Агат с Ниппелем был быстрее, но не во всем мире

[Advertiser]

[GARNIZON]

Я Игорю (aka Garnizon) 100500 раз писал поштой, чтобы он убрал с сайта этот бред про двухпортовость. А деза все распространяется...

А я каждый раз спрашиваю, что именно в формулировке (автора платы) вам не нравится?

В руках плату не держал

Это не проблема, было бы желание - предоставлю.

[CodeMaster]

что именно в формулировке (автора платы) вам не нравится?

Память построенна как 2-портовая и обеспечивает независимый доступ как от сопроцессора так и от процессора Агата.

Правильнее что-то типа:

ОЗУ имитирует работу 2-портовой памяти за счёт высокого быстродействия, обеспечивая независимый доступ как от сопроцессора так и от процессора Агата.

[GARNIZON]

Я Игорю (aka Garnizon) 100500 раз писал поштой, чтобы он убрал с сайта этот бред про двухпортовость. А деза все распространяется...

Про двухпортовость курить это и это.

Отправил ссылку Александру и получил ответ:

Перечитал свой текст, написано всё правильно, изменять нет никакого не смысла, тем более не на предложенные варианты.

Господам носящимся с даташитами на ИС двухпортвых ОЗУ в руках, отвечаю: «Читайте внимательно, без навешивания мне всякой отсебятины». В тексте написано:

«Для работы сопроцессора на плате имеется 64 КБ памяти, построенной на базе скоростных ИС статической памяти М132РУ10. Память построенна как 2-портовая и обеспечивает независимый доступ как от сопроцессора так и от процессора Агата.»

Если это кому-то вдруг стало не доступно для самостоятельного понимания, пишу прямым текстом. Термин «память» обозначает не ИС ОЗУ, а функциональный узел модуля и этот функциональный узел построен на базе ИС 132РУ10 и его функция — реализация двухпортовой памяти для двух процессоров с абсолютно прозрачным доступом без арбитража и вайт-стейтов. Функция определяет название, а не элементная база.

А что, вот если бы мы его на транзисторах построили, вы бы вообще заявили, что это не память, а транзисторный… даже не знаю что.. приёмник? просто склад с транзисторами? транзисторная имитация памяти? А ещё я там имел неосторожность написать, что в плате 64 КБ, т.е. читай память 8-разрядная, что же вы не орёте, что 132РУ10 это 1-разрядные ИС, значит и здесь обманывают, а на самом деле имеет место «имитация 8-разрядной памяти»?


Господам, обсуждающим возможность разгона 4.К602ВМ1 без поднятия напряжения:

Тут даже обсуждать нечего, он даже на 2 МГц уже при 4,9 В не работал толком, у нас были разборки с одним заказчиком купившим кучку процев для своего изделия на 2 МГц, а они там не заработали. Пришлось разбираться, вот обнаружили эти 4,9 В. Как раз при обсуждении этой проблемы с начлабом из «Физики» когда мы уточняли не поплохеет ли процу при поднятии питания до 5,5 В и всплыло, что они там используют 18 В техпроцесс, а уж потом мы и задумали попробовать его поразгонять.

И конечно у 4.К602ВМ1 прототип R65C02P2 их 5 штук купили, один в Киеве «распилили» и сфоткали, а оставшиеся 4 штуки вон у меня валяются. Только фотки эти суть — схема, говорящая, что в 4.К602 работают расширения системы команд от Rockwell, но техпроцесс у «Физики» ничего общего с Rockwell’овским не имел. И разница там совсем не детcкая это приблизительно как у CD4000 и 74HC, сильно разные ИС хотя вроде и то и то КМОП. Фактически это 1 МГц проц, он был разработан по заказу военных и ТУ на него разработаны под 5-ю приёмку и с питанием +-10% и температурой минус 60...+125 он только на 1 МГц мог пыхтеть.

[LeoN65816]

Отправил ссылку Александру и получил ответ:

Насколько я понимаю, это Александр Голов?

Если это кому-то вдруг стало не доступно для самостоятельного понимания, пишу прямым текстом. Термин «память» обозначает не ИС ОЗУ, а функциональный узел модуля и этот функциональный узел построен на базе ИС 132РУ10 и его функция — реализация двухпортовой памяти для двух процессоров с абсолютно прозрачным доступом без арбитража и вайт-стейтов. Функция определяет название, а не элементная база.

Ни разработчику Яблочка Стиву Возняку, ни разработчикам спектрума, ни разработчикам АГАТа, Корвета, Ориона, Специалиста, Вектора и так далее, не пришло в голову утверждать, что модуль/узел/блок памяти их компьютера построен как двухпортовый... Всего лишь разделённые во времени два потребителя одной памяти.

А что, вот если бы мы его на транзисторах построили, вы бы вообще заявили, что это не память, а транзисторный… даже не знаю что.. приёмник? просто склад с транзисторами? транзисторная имитация памяти? А ещё я там имел неосторожность написать, что в плате 64 КБ, т.е. читай память 8-разрядная, что же вы не орёте, что 132РУ10 это 1-разрядные ИС, значит и здесь обманывают, а на самом деле имеет место «имитация 8-разрядной памяти»?

Вот это наглядно показывает, что автор и сам понимает свою неправоту, но гордыня не позволяет принять, что дважды два равно четырём, а не пяти... Мнение о человеке меняется... Жалко.

[dk_spb]

Память построенна как 2-портовая и обеспечивает независимый доступ как от сопроцессора так и от процессора Агата.»

Еще раз спрошу: а в чем отличие от памяти практически любого бытового компьютера, где к памяти обращается и процессор, и видеоконтроллер??? Так что, будем считат что даже в спектруме память "как двухпортовая"?
Похоже автор слов про "как 2-х портовая" из чувства личного величия не понимает простых вещей: двухпортовая - это когда два набора входов адреса и данных (отсюда и ДВА порта), работающих независимо и одновременно.
А когда набор один, но стоит еще и мультеплексор, который В РАЗНЫЕ МОМЕНТЫ переключает этот один набор (то есть ОДИН порт) на разные источники - это не как двухпортовая.
Нет, из уважения к автору изделия мы можем ему позволить называть его схемотехнические решения как ему заблогорассудится, хоть памятью на сверхпроводниках. Но сути конструкции это не меняет.

- - - Добавлено - - -

реализация двухпортовой памяти для двух процессоров с абсолютно прозрачным доступом без арбитража и вайт-стейтов.

Хотя если там реально без арбитража и с возможностью ОДНОВРЕМЕННОГО доступа обоих процессоров к блоку памяти (а не временного разделения) - поверю.
В общем желательно бы схему глянуть, а не "спорить о вкусе устриц с теми кто их ел'.

[avivanov76]

Как всегда, поиск сверхнеобычного?

В руках плату не держал, но даже по фотографиям видно достаточно много:

1) память однопортовая, обычная пятивольтовая КМ132РУ10. Однако время цикла чтения у нее 75 нс. Что позволяет имитировать двухпортовость за счет простого временного разделения. 100 нс памятью пользуется процессор ускорителя, 100 нс - основной процессор Агата. Чтобы медленный ЦП Агата мог выполнять циклы чтения и записи, явно сделана буферизация всего - и шины адреса (куча мультиплексоров с защелками К555КП13) и шины данных (регистры К555ИР22, К555ИР23).

Временное разделение применялось уже в Apple, а буферизация в Агате. Так что технически тут нет ничего уникального.

2) никаких преобразователей уровня на плате нет и все микросхемы пятивольтовые. Поэтому я очень сомневаюсь, что на процессор реально подано 12 вольт. Считается, что прототипом 4.К602ВМ1 служил Rockwell R65C02. Так вот, он и при 5 вольтах мог работать на частоте до 4 МГц. Если 4.К602ВМ1 был сделан не хуже, то до 5 МГц остается совсем немного - 25%.

Достичь 5 МГц можно просто оверклоком, причем цифра вполне достижимая. В "Векторе" оверклок на 24% был штатно. А уж после темы https://zx-pk.ru/threads/32131-quot-...ot/page80.html с разгоном 8080 до 4 МГц 25% вообще выглядят несерьезно.

Тем не менее, шина +12 вольт на плате подключена и уходит куда-то в район процессора. Вполне возможно, что в схеме есть параметрический стабилизатор, дающий 5,5 - 6 вольт. Учитывая малое потребление CMOS версии процессора, обычного резистора и стабилитрона должно хватить. Небольшой подъем питающего напряжения вполне может упростить разгон и, в то же время, оставить выходные уровни допустимыми для ТТЛ схем.

[ivagor]

Достичь 5 МГц можно просто оверклоком, причем цифра вполне достижимая. В "Векторе" оверклок на 24% был штатно. А уж после темы https://zx-pk.ru/threads/32131-quot-...ot/page80.html с разгоном 8080 до 4 МГц 25% вообще выглядят несерьезно.

Не стоит переносить результаты разгона одного типа процессоров на другой, да еще изготовленный по совсем другой технологии.

[avivanov76]

Разве "Память построена как 2-портовая " = "Используется 2-портовая память" ?

Нет, между "Память построена как 2-портовая" и "Используется 2-портовая память" знак равенства ставить нельзя.

Объясняю на пальцах. У микросхемы ОЗУ есть накопитель. Например, если микросхема имеет емкость 1 КБит, то это 1024 ячейки, в которых хранится информация.

Напрямую этот накопитель недоступен, потому что пришлось бы вытащить наружу 1024 вывода выборки ячеек, 1024 входа и выхода данных и 1024 сигнала записи. Корпус с 3000+ выводов был бы намного дороже самой микросхемы.

Поэтому доступ к накопителю происходит опосредованно: через шину адреса и шину данных. Внутри микросхемы адрес декодируется в сигнал выбора конкретной ячейки. В результате получается такая узкая "дорожка" - путь доступа к накопителю, через который можно работать с одной конкретной ячейкой. У обычной (однопортовой) памяти такой путь в накопитель один, у двухпортовой - два.

Когда есть два пути в накопитель, то два потребителя могут работать с накопителем одновременно. Ключевое слово - одновременно - потребители могут одновременно обратиться к накопителю по двум разным адресам и получить свои данные.

Пути доступа в накопитель создает разработчик микросхемы. Поэтому, когда путь в накопитель сделан один, то одновременно с накопителем может работать только один потребитель, и никакого способа превратить такую память в двухпортовую нет. Никакими внешними схемами мы внутрь микросхемы не влезем и еще одну дорожку для данных не проложим.

Поэтому и схемы с временным разделением никто не называет двухпортовыми, потому что такие схемы самого главного не могут обеспечить - одновременности и независимости доступа.

Не стоит переносить результаты разгона одного типа процессоров на другой, да еще изготовленный по совсем другой технологии.

Это верно, но различия между процессорами не такие большие. Вот сравнивать разгонный потенциал процессоров с синхронными и асинхронными шинами я бы точно не стал, ЭСЛ и КМОП тоже. А тут в первом приближении все примерно одинаково.

[LeoN65816]

Когда есть два пути в накопитель, то два потребителя могут работать с накопителем одновременно. Ключевое слово - одновременно - потребители могут одновременно обратиться к накопителю по двум разным адресам и получить свои данные.

Золотые слова!

Пути доступа в накопитель создает разработчик микросхемы. Поэтому, когда путь в накопитель сделан один, то одновременно с накопителем может работать только один потребитель, и никакого способа превратить такую память в двухпортовую нет. Никакими внешними схемами мы внутрь микросхемы не влезем и еще одну дорожку для данных не проложим.

Бриллиантовые слова!!!

Поэтому и схемы с временным разделением никто не называет двухпортовыми, потому что такие схемы самого главного не могут обеспечить - одновременности и независимости доступа.

Супербриллиантовые слова!!!!!

Ведь все же совершенно очевидно. Нет, надо упорно натягивать сову на глобус...