Новый реверс Вектора 06Ц.01 и возможная реинкарнация

[svofski]

Один из плохо исследованных векторов усовершенствования Вектора — изготовление pin-to-pin совместимой замены 8080 на ПЛИС.

[Advertiser]

[NEO SPECTRUMAN]

pin-to-pin совместимой замены 8080 на ПЛИС.

зочем?

это можот для вм1 актуально
зачем пока заменять 8080 не есно

[svofski]

зочем?

Ничто из того, что мы тут творим, не имеет практического смысла. Но если эту ерунду из головы выбросить, смыслов в переносе процессора на современную элементную базу может быть несколько. Совместимость с современными компонентами, можно сделать целиком трехвольтовый Вектор, низкое энергопотребление, удобное питание, компактность платы. При этом пока этот процессор основан на реверсе Vslav, сохраняется его идейное труъ. А когда надоест забивать себе голову твердыми знаками, это откроет интересные дополнительные возможности пятачка поиграть с альтернативными процессорами, или расширениями системы команд.

[megov]

Согласен с svofski. У меня это just for fun в чистом виде. Про трехвольтовый Вектор я задумывался, когда находил на EBay 4Мбит FPM память в TSOP44 с организацией 256Kx16 и 2мя CAS, но 3.3V.
Что, навскидку, позволяет из 2х чипов собрать x32 банк. Да, расточительно - не весь объем без доработок будет использован, да - надо почесать репку как воткнуть память с двунаправленной шиной
вместо раздельных входов/выходов. Но зато вся память Вектора умещается в 1 квадратный дюйм.

Я новичок на сайте, но мне кажется, что мы тут понемногу скатываемся во флейм, что неправильно.

Поэтому я предлагаю следующее:

- оставить данную тему только для обсуждения реверса и sch/pcb из первого сообщения. Как минимум я не уверен в цельности KiCad проекта в части символов и футпринтов,
много было сделано специально под реверс, типа DIP40 с шагом 2.5. Коллеги, если кто сможет, гляньте, как проект открывается на других машинах и не потерялись ли они по дороге?

- есть второй шаг: сначала схема была перенесена одним листом и восстановлена топология, сверяясь с живым образцом - это то, что было в первом сообщении. Далее,
в процессе анализа для себя я переразбил схему на иерархические листы по функциональным модулям, но уже используя PCB как контроль того, что при разбиении не внесено ошибок.
Если интересно я выложу модифицированный проект сюда.

- открыть новую тему для разрабатываемой мной реплики и все обсуждения концепта, подходов, прогресса и результата вести там.

- если сообществу будет интересно, я могу сделать обзор восстановления Вектора: на плате остались только РУ6 и ИР13, поэтому обратная поблочная запайка с
контролем работоспособности вполне может потянуть на "методичку" и быть полезной.

[tnt23]

megov, в первом сообщении ссылки на архив и PDF слиплись.

Было бы здорово выложить сорцы на какой-нибудь гит. Для коллаборативной работы (надежды мало, но вдруг) удобно - багрепорты, пулреквесты, вот это вот все.

[NEO SPECTRUMAN]

процессора на современную элементную базу может быть несколько. Совместимость с современными компонентами

так тогда это автоматически станет не спецтрум вектор
и милярды свидетелей ла3 скажут свое фи
в том числе и мну

а вот для вм1 иззо объективных причин можно было бы сделать и исключениё
да и если оно совместить с реальным вм80 на плате
с переключением програнмо
вот это было бы интересно

[svofski]

и милярды свидетелей ла3 скажут свое фи

И тут megov достанет штангенциркуль, померит шаг и он окажется 2.5. Чтобы сохранить лицо свидетелям ла3 тут же придется собрать себе по Вектору.

[megov]

У меня максимум из того что есть, и, пока относительно понятно как использовать, это EPM7128S, а туда, насколько я понимаю, softcore от 8080 не влезет ни при каких условиях.

[megov]

Мдя. Плохо пока дизайн лезет в EPM128S. Еще нет регистра кваза (+6LC) и, собственно, маппера кваза (+?LC), 3х8 буферов временного запоминания байт видео перед сдвигами, возможные 2LC на попарно-пиксельные задержки для 512x256 и схему подстановки ПЗУ (2-3LC).
Занято 116/128LC. Пинов тоже мало остается 76/84. Поблочно ситуация следующая:
- D35/ИЕ7 - 6LC, нормально, поскольку клок не 12, а 48МГц.
- D36/РЕ3 - 9LC, средне, надо смотреть, что там Квартус напилил.
- D4-D5/старшее видео - 9LC, средне, должно быть 7 бит счетчиков и 7LC, туда я внес и D5.1 делящий до 7812.5Гц
- D6-D7/младшее видео - 9LC, триггеров 8, одна ячейка могла уйти на обратные связи.
- 4 сдвига по 8 бит - 32 LC, на симуляции пока неясно, как работают, тестбенч не написан.
- декодер IO съел 8LC, хотя чисто комбинаторный.
- мультиплексор RAM - 16LC. Фигня спорная. Втаскивать или не втаскивать всю CPU ША в CPLD - это открытый вопрос.
8 бит для декодера IO нужны все равно, для маппера кваза как RAM нужны еще минимум 2х бит адреса (A13/A14?),
дополнительно прямо тут есть идея как задешево сделать a-la Speccy 128 - 2 комплекта каждой страницы экрана.
Выводить все равно - 18 бит адреса SRAM для 512к чипа.
- счетчики скроллера D24/D25 - 16LC. Вообще на пустом месте... Понятно, конечно, что синтез на счетчиках с предзагрузкой
делает 8LC на загрузке и 8LC для счета.

Пока мысли следующие - вынести адресный мультиплексор CPU/Video и счетчики скроллера в жесткую логику,
второй кандидат - IO декодер, его отправить в GAL22V10.
Хоть и сумбурно, но, как-то так.

- - - Добавлено - - -

Пошел курить RTL Viewer и Chip Planner.

[svofski]

К слову сказать, наверное возможно и обратное -- собрать на трехвольтовой плате-дочке исторический КР580ВМ80А вместе с преобразователями питания для тех напряжений, которые ему нужны, схемами сопряжения внешних сигналов с 3.3В и синим светодиодом.