Реверс-инжиниринг Z80

[ZXMAK]

Почитал про Verilog. В общих чертах все понятно, и что такое always-блоки.
Правда, пока не понял, как задавать такой блок И для спада CLK, и для фронта.
И при этом, чтобы в блоке для фронта и спада делались разные действия.

лучше так не делать, т.к. тактирование по фронту и по спаду - это два разных клока, поэтому схемы которые от них тактируются нельзя напрямую соединять - нужно синхронизировать.

Сама идея что Вы это хотите сделать подсказывает, что Вы чтото делаете неправильно. Вся схема должна тактироватьс от одного клока иначе не избежать проблем с асинхронностью и метастабильностью. Асинхронность по началу кажется ерундой, а не проблемой, но потом, когда сталкиваешься с проблемами из-за нее и пытаешься их решить приходит осознание почему дизайн должен быть синхронный...