Реверс-инжиниринг Z80

[Titus]

ну как бы в плисах (ксалинкс/алтера) нет тригеров по уровню, только по фронту. но есть защёлки аля ир22 (IN74ACT373N). но и они крайне не рекомендуются к использованию.

Ну я так примерно и представлял.
Конечно, тот, кто собирается реализовывать в FPGA может адаптировать всю схему под триггеры по фронту.

- - - Добавлено - - -

но есть защёлки аля ир22 (IN74ACT373N). но и они крайне не рекомендуются к использованию.

Зачем же они есть, если не рекомендуются к использованию?

[Advertiser]

[Кря Кря]

Конечно, тот, кто собирается реализовывать в FPGA может адаптировать всю схему под триггеры по фронту.

Только это будет уже очередной симулятор, нужно смириться что нельзя воспроизвести структуру процессора 1в1 в FPGA, нужно на транзисторах собирать

[Titus]

Только это будет уже очередной симулятор, нужно смириться что нельзя воспроизвести структуру процессора 1в1 в FPGA, нужно на транзисторах собирать

Не согласен. События и так происходят фактически по фронту. Но для упрощения во многих местах можно было поставить триггеры по уровню. Так что такая переделка никак не повлияла бы на аутентичность реализации.