1) если не смотреть на китайцев - только два варианта Альтера и Ксалинкс. Лично я за Ксалинкс (это мой "хлеб") . Инструментарий Ксалинкс на порядок лучше чем Альтера ("сравнивал" на одном проекте). Единственный минус - это его медлительность в "синтезе/компиляции".
По платам: нынче одинаково фигово. Лично у меня есть ZedBoard (vga hdmi audio), + ещё парочка плат (заводская и самопал).
2) пишут нынче на vhdl verilog systemverilog - остальные экзотика. Лично я за systemverilog - современный, лаконичный, практичен и море возможностей (помесь Си и Паскаля). vhdl - много лишнего "текста", местами сложен (аля язык АДА).
Симулятор входит в комплект инструментария (Альтера и Ксалинкс).
3) для начала можно посмотреть https://marsohod.org (не фонтан, но для беглого ознакомления норм, к сожалению заточен на альтеру)
4) народ подскажет.
- - - Добавлено - - -
src.pdf rez.pdf
исходно есть:
- два 4-х канальных буфера с Z-выходом
- первый триггер работает по фронту 0/1
- второй триггер работает по фронту 1/0
всё это превращается в три слоя логики ( первый LUT, остальные триггера)
В реальных плисах нет Z-логики в железе. В железе всегда либо 0 либо 1. Z-значение в реальности тоже 0 или 1 (на усмотрение синтезатора). В этой схеме когда оба EN_A EN_B в нулях или в единице на выходе будет значение, которое "удобно" синтезатору. Если это не устраивает - то для этой ситуации надо модернизировать исходную схему.
ПС: LUT это по факту комбинаторная логика от 1 до 6 входов
Ответить с цитированием