Входная частота CLK может меняться как угодно в Z80. Допустим, внешняя схема тормозит процессор не по сигналу WAIT, а затормаживанием CLK. В общем, смысл в том, что нельзя рассматривать CLK, как что-то со стабильной частотой и скважностью. Это просто события по фронту и спаду которых надо тактировать триггеры.





Ответить с цитированием