Реверс-инжиниринг Z80

[AlexG]

Логика очень проста.
При активном уровне на C0, данные с D0 защелкиваются на выходе.
При активном уровне на C1, данные с D1 защелкиваются на выходе.
И т.д. В схеме 4-х портовые триггеры даже есть.

Для RS/вот этих триггеров и ещё что там по схеме.
И отслеживать "запрещённые входные комбинации":
- либо гарантировать их отсутствие
- либо отслеживать доп. логикой с выводом на "лампочка авария"
- тд пт

ПС:соглашусь: latch крайне не рекомендуется к употреблению, но в плисе он реализуем физически.