Разные действия, грубо говоря, означают разные логические функции. Следовательно должно быть два always блока.
always @(posedge clk) begin ... end
always @(negedge clk) begin ... end
Опять же, как оно синтезируется в соверменных FPGA, с учётом упрощения логических блоков, о котором вы упоминали...





Ответить с цитированием