А в чем несостыковка? Внешний вход /CLK инверсный, затем внутри он инвертируется. Т.е. при внешнем CLK = 0 заряжаются лайны.
Несостыковка в том, что по даташитам - он Active High. И как раз с учётом всех инверсий в CMOS Z80 - внутренний clk такой же полярности, что и внешний.