Цитата Сообщение от and1981 Посмотреть сообщение
Обычно процессоры в своей внутренней логике уже содержат подобные блокировки, и оно будет работать "из коробки" если точно повторять внутреннюю структуру чипа.
Как это делается в настоящих процессорах, я прекрасно знаю)
Меня интересует именно Verilog описание версии, которая годится для FPGA. Т.е. без настоящих Z-состояний.