Написал счетчик T-циклов и он даже сразу заработал) Удивительно, учитывая, что я ноль в verilog'е и делаю первые чайниковские шаги)

Код:
    always @ (negedge clk)                                              // Счетчик T-циклов
    begin
        reg_t1 <= res_tclk_bus_z;                                       // T1
        t2     <= t1 & (!res_tclk_bus_z);                               // T2
        reg_t3 <= (reg_t3 | t2) & (!t3) & (!res_tclk_bus_z);            // T3
        t4     <= t3 & (!res_tclk_bus_z);                               // T4
        t5     <= t4 & (!res_tclk_bus_z);                               // T5
        t6     <= t5 & (!res_tclk_bus_z);                               // T6
    end


- - - Добавлено - - -

Единственное, не могу посмотреть schematic, как построился счетчик T-циков. Видимо, потому что наружу процессора результат их работы никак не выведен.
Разве нельзя построить schematic для конкретного модуля?