Реверс-инжиниринг Z80

[Titus]

Команда LD A,I/R:

Работа команды значительно отличается от ее антагониста LD I/R,A.
Прежде всего она заставляет АЛУ работать так, как если бы это была команда вида ADD A,r. За одним исключением, обнуляется аргумент A, как в командах LD r1,r2. Плюс, в 5-м такте конвейер приостанавливается на 1 такт, чтобы выбрать в качестве аргумента-источника регистр I или R из дополнительного регистрового файла.
Флаг P устанавливается как логическое ИЛИ флага V и IFF2. Но, благодаря тому, что арифметического переноса при прибавлении нуля к любому числу быть не может, мы получаем только значение IFF2. Все остальные флаги устанавливаются так же, как и при ADD, за исключением того, что не меняется флаг C.

[Advertiser]

[goodboy]

Команда LD A,I/R:

вспоминается что " если прерывание произойдет во время выполнения этих команд, то в P/V будет 0 вместо 1"

[Titus]

вспоминается что " если прерывание произойдет во время выполнения этих команд, то в P/V будет 0 вместо 1"

Я думаю, что сама команда в этом не виновата, т.к. 'тупо' считывает состояние IFF2. Это надо смотреть блок прерываний.

[Titus]

Обновленная текущая версия черновика реверса.

* Исправлено несколько ошибок (как и ожидалось, все связанные с полярностями сигналов).
* Полностью избавился от проходных ключей (проходные регистры на шинах пока остались).
* Много оптимизаций, переработок, перегруппировок блоков.
* Много новых распознанных и подписанных линий и функций.
* Повышена четкость надписей увеличением DPI в два раза)

p.s.: Замечу - это полный реверс. Вся текущая работа над ним связана лишь с распознаванием, подписыванием, пониманием, причесыванием. Так что сохраните себе на всякий случай, на файлообменнике он лежит 14 дней.

NMOS Z80 - sketch rev.20.pdf

[Titus]

Команды сдвигов:

С ними все просто.
В такте T4 запрещается стандартная передача значения регистра с HBUS на ALUBUS, но включается специальная передача с HBUS на ALUBUS через сдвиговый регистр либо BUF_SHIFT_LEFT, либо BUF_SHIFT_RIGHT. Т.е. значение регистра попадает в аргументы АЛУ уже сдвинутое. Далее происходит все тоже самое, что и при команде LD. К значению регистра прибавляется ноль, и заносится обратно в регистр, только с влиянием на флаги.

[Titus]

Еще одна интересная находка.
Стал разбирать простые команды вида LD (HL/DE/BC),r, и сперва попал в ступор. В цикле M2, который следует после цикла M1 нет записи в память! Я уж и так, и сяк ищу. Нет и все. Но ведь всем известно, что за девятым вагоном сразу идет десятый циклом M1 сразу идет цикл M2. Оказалось, что нет. Для некоторых команд (и в том числе для вышеописанных) за циклом M1 сразу идет цикл M4. А потом M5, если понадобится. А вот в цикле M4 запись в память как раз и есть.
Скажем еще раз 'пока' фирменным документациям)

[Lethargeek]

Скажем еще раз 'пока' фирменным документациям)

каким именно? например, в юзермануале официальном вообще нету буквосочетаний M3 и M4 (а M2 только в составе IM2)

[Titus]

каким именно? например, в юзермануале официальном вообще нету буквосочетаний M3 и M4 (а M2 только в составе IM2)

Наша русская: 'Z80 Central Processor Unt" - справочное пособие.
Я считал ее переводом с чего-то иностранного. Не с потолка же они все написали)

[HardWareMan]

Еще одна интересная находка.
Стал разбирать простые команды вида LD (HL/DE/BC),r, и сперва попал в ступор. В цикле M2, который следует после цикла M1 нет записи в память! Я уж и так, и сяк ищу. Нет и все. Но ведь всем известно, что за девятым вагоном сразу идет десятый циклом M1 сразу идет цикл M2. Оказалось, что нет. Для некоторых команд (и в том числе для вышеописанных) за циклом M1 сразу идет цикл M4. А потом M5, если понадобится. А вот в цикле M4 запись в память как раз и есть.
Скажем еще раз 'пока' фирменным документациям)

Как именно считать циклы это всего-лишь вопрос перспективы. У ВМ80 номера циклов исходят от безусловности счётчика. Как это сделано в Z80?

[Titus]

Как именно считать циклы это всего-лишь вопрос перспективы. У ВМ80 номера циклов исходят от безусловности счётчика. Как это сделано в Z80?

И тут стоит 'безусловный счетчик', который шагает от цикла M1 до M5. Но при определенных условиях может перескакивать сразу с M1 на M4, как оказалось. (кому я выкладываю схему реверса в PDF'ах? Все же там как на ладони, и счетчик M-циклов тоже)