Реверс-инжиниринг Z80

[Titus]

тоесть если T3=1 значит идет чтение/запись памяти?

Нет. Я же написал, что не каждый M-цикл читает-пишет память.
В таких циклах T3 может заниматься чем-то другим.

[Advertiser]

[ZXMAK]

Нет. Я же написал, что не каждый M-цикл читает-пишет память.
В таких циклах T3 может заниматься чем-то другим.

в каких инструкциях T3 может быть без чтения/записи памяти?

Если у тебя активен LOAD_IR, значит идет загрузка регистра опкода.

сигнал интересный, но есть два момента:
1) LOAD_IR активен не только во время M1.T3.1. но и во время M1.T3.2.Что вобщемто не большая проблема, т.к. можно проверить сигналы /RD, /MREQ, /M1

2) когда идет чтение данных опкода, LOAD_IR не активируется:

Скрытый текст

[свернуть]

в inc (ix+0) смещение 0 - это операнд опкода, но LOAD_IR не активен при чтении байта смещения... Насколько понимаю - это все-таки сигнал для обработки /RFSH, а не для выборки опкода.

[Lethargeek]

в inc (ix+0) смещение 0 - это часть опкода

с чего вдруг? обычный же операнд

[ZXMAK]

с чего вдруг? обычный же операнд

этот операнд является частью инструкции.

С ld a,N та-же ситуация:

Скрытый текст

[свернуть]

[Lethargeek]

этот операнд является частью инструкции

так опкода или всей инструкции? уж определись

[ZXMAK]

так опкода или всей инструкции? уж определись

в данном контексте подразумевался вопрос - по каким сигналам узнать когда процессор читает операнды для опкода инструкции.

[Titus]

в каких инструкциях T3 может быть без чтения/записи памяти?

Это надо смотреть, я такую статистику не собирал.
Но думаю, что, например, ADD HL,dd.

- - - Добавлено - - -

2) когда идет чтение данных опкода, LOAD_IR не активируется

Я уже выше писал, как идет чтение опкода, ничего нового не добавлю)

- - - Добавлено - - -

в inc (ix+0) смещение 0 - это операнд опкода, но LOAD_IR не активен при чтении байта смещения... Насколько понимаю - это все-таки сигнал для обработки /RFSH, а не для выборки опкода.

Тоже не понял, в чем вопрос)

- - - Добавлено - - -

в данном контексте подразумевался вопрос - по каким сигналам узнать когда процессор читает операнды для опкода инструкции

У процессора нет такого специального разграничения, где непосредственные данные, например, LD A,n, а где адресуемые данные, например, LD A,(HL).
Просто блоку чтения данных подсовывается адрес, и он читает. В первом случае подсовывается PC, во втором случае HL.

[ZXMAK]

У процессора нет такого специального разграничения, где непосредственные данные, например, LD A,n, а где адресуемые данные, например, LD A,(HL).
Просто блоку чтения данных подсовывается адрес, и он читает. В первом случае подсовывается PC, во втором случае HL.

понятно что процессору всеравно что читать, но для удобства отладки хотелось бы видеть именно моменты чтения операндов.

[Titus]

понятно что процессору всеравно что читать, но для удобства отладки хотелось бы видеть именно моменты чтения операндов.

Для разных типов команд чтение устроено тоже по-разному.

Процессор похож на некий такой монстроидальный конструкт из if'ов, в отличие от процессоров на основе микрокода.
Из-за чего он сложно поддается анализу кусками. Вернее, не видя всю конструкцию целиком, практически невозможно сказать, как в точности он работает.
По наблюдению извне за сигналами тоже этого не скажешь, т.к. таким образом видны последствия, но не видны причины.
Я потратил где-то месяца 3, чтобы составить для себя глобальную картину, как это все работает.

Да и вообще, я пока не очень вижу необходимости отлаживать процессор потактово. Эмулировать потактово - да. Но отлаживать нет.

[AlexG]

Я извиняюсь, а чем собственно закончился реверс ? Результат где самый актуальный посмотреть ?