Так. Начинаю разбираться. Из-за того, что у меня 7-й бит ВНП выставлен в 0 (как и все остальные), а не в 1, процессор переходит в режим HALT. Подключается SEL То есть мне нужно выставить ВНП в "10000000"
Поправьте меня, если я неправильно понял. Но опять же, зачем процессор выполняет адресное чтение со включенным SEL дважды подряд? отдельно читает СК и отдельно ССП с шины? И все это из ПЗУ?
Последний раз редактировалось radist108; 12.03.2022 в 02:05.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
В безадресном регистре старший байт (биты с 15-й по 8-й) отвечает за старшую часть адреса векторов HALT-режима. Соответственно младший байт в адресе векторов равен нулю. Т.е. адрес таблицы векторов HALT-режима кратен 256 байт (0400 в восьмеричном). Установленный 7-й бит отвечает за отсутствие эмулятора плавающей запятой, т.е. команды FIS будут прерываться по вектору резервной инструкции.Сообщение от radist108
radist108, ещё хотелось бы выяснить, что вы подразумеваете под ВНП? Если это ваш набор переключателей, который читается по SEL & DIN & ~SYNC, то это значения безадресного регистра. А сам вектор начального пуска находится в памяти режима HALT по смещениям 0 и 2 в таблице векторов.
- - - Добавлено - - -
Он читает из памяти HALT-режима собственно вектор начального пуска, новые значения СК и ССП.
radist108(12.03.2022)
Я привел в мысли в порядок и, как мне кажется, достиг некоторого понимания.
Вот как я вижу расшифровку таймингов (скрин ниже):
1) По сигналам SEL & DIN (у меня они объединены по И) читается внешний безадресный регистр (по команде SEL & DIN на ногу OE драйвера 1533ИР33 16 джамперов подключаются к шине AD ). С комбинации 16-ти джамперов на шине читается стартовый адрес для чтения первой ячейки ПЗУ (по умолчанию выставляю джамперы в 000000).
2) По стартовому адресу ячейки в ПЗУ (000000), указанному ранее джамперами, считывается значение для счетчика команд (8 старших бит данных, запишу все нули), затем по адресу в ПЗУ (стартовый адрес+2) считывается слово состояния процессора(9 младших бит, установим 340, как по даташтиту). Итого два цикла подряд. Оба раза подряд работает SEL, так как 7-й бит ССП не установлен (USER/HALT)
3) Начало обычного цикла чтения и т. д.
Поправьте пожалуйста мои неточности, если такие есть
Безадресный регистр должен считываться при установленных сигналах SEL и DIN и отсутствующем SYNC. Так что надо объединять так: SEL and DIN and not SYNC. В этом безадресном регистре для доступа к таблице векторов HALT-режима используется только старший байт. При формировании адреса младший байт равен нулю. На самом деле младший байт используется уже для смещения в таблице векторов, т.к. векторов там несколько.
По смещению ноль в таблице векторов считывается новое значение счетчика команд, все 16 бит. А по смещению 2 - новое значение ССП (9 бит). Оба раза работает SEL потому, что таблица векторов HALT-режима расположена именно в памяти HALT-режима, потому SEL и выставляется всё время. А уже в новом ССП разряд 8 указывает новый режим работы процессора, если ноль, то USER, а один - HALT.
- - - Добавлено - - -
Вот здесь есть ТО на 1806ВМ2 - https://archive.pdp-11.org.ru/BIBLIOTEKA/1806vm2/.
radist108(13.03.2022)
Спасибо за документацию!
То есть следует использовать лишь 8 "старших" джамперов?
Для формирования адреса таблицы векторов HALT-режима в безадресном регистре используется только старший байт, а младший байт - это вектор в зависимости от ситуации.
А ситуации такие (числа восьмеричные):
SEL000 - вектор начального пуска;
SEL004 - зависание в режиме HALT;
SEL010 - исполнение команд FIS;
SEL170 - сигнал/команда HALT;
SEL174 - двойное зависание;
SEL274 - зависание при приёме адреса вектора прерывания.
В младшем байте безадресного регистра процессором используется только бит 7 - наличие эмулятора FIS. Все остальные биты могут использоваться пользователем по своему усмотрению (например в ДВК младшими тремя битами определяется режим начальной загрузки).
В документации по адресу 000010 стоит прерывание с названием "резервный код". Для формата xxx010 прерывания нет. Можно поподробнее про это? И про бит 7 младшего байта
Это прерывание пользовательского (USER) режима. Оно будет сформировано для команд FIS, если седьмой бит равен 0. Если он равен 1, то для них -- и только для них! -- будет сформировано прерывание HALT-режима. Это необходимо для прозрачной эмуляции FIS.
А что такое FIS? Не могу найти в документации
Операции с плавающей запятой. FADD/FSUB/FMUL/FDIV.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
