Цитата Сообщение от svofski Посмотреть сообщение
Пример семплера (со скидкой на то, что я не вериложил годы и не проверял)
Не надо так делать. Наличие элемента "И" порождает комбинаторный путь для потенциально метастабильного сигнала. Правильно так:

Код:
reg [1:0] sample;
wire stable_input;
...
always @(posedge clk)
begin
  sample <= {sample[0], metastable_input};
end

assign stable_input = sample[1];  // пустышка чисто для наглядного оформления исходника; можно сразу использовать sample[1]