"ZX-8088" - Даунгрейд компьютера "Ленинград". Часть 3

[ivagor]

Для A19 надо добавить регистр. И если уж использовать А19, то еще проще было бы поделить адресное пространство пополам - A19=0 это RAM, A19=1 - ROM. Но я догадываюсь, что это предложение не найдет поддержки.

- - - Добавлено - - -

Для A19 надо добавить регистр.

Кстати, на мой взгляд логично было бы добавить регистр для A19 вместо D46.

[Advertiser]

[Mick]

Для A19 надо добавить регистр. И если уж использовать А19, то еще проще было бы поделить адресное пространство пополам - A19=0 это RAM, A19=1 - ROM. Но я догадываюсь, что это предложение не найдет поддержки.

Думаю что в данном аспекте, обходимся минимум изменений. Если что то вырастит из этого, тогда да, а пока чистый эксперимент.
А зачем регистр на A19?

[PVV]

Для A19 надо добавить регистр

Для чего? он активем во время действия RD/ или WR/, заходит лишь на один вход TTL(добавляемой ЛЛ1).

И если уж использовать А19, то еще проще было бы поделить адресное пространство пополам - A19=0 это RAM, A19=1 - ROM

А здесь будут проблемы с адаптацией ПО, слишком отличаться будет стиль программирования от х80, хотя, конечно, возможно.

[ivagor]

Для чего? он активем во время действия RD/ или WR/, заходит лишь на один вход TTL(добавляемой ЛЛ1).

В тех даташитах, которые я читал, про A16-A19/S3-S6 написано так:
ADDRESS/STATUS: During T1, these are the four most significant address lines for memory operations. During I/O operations, these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, and T4.

А здесь будут проблемы с адаптацией ПО, слишком отличаться будет стиль программирования от х80, хотя, конечно, возможно.

Какие проблемы и с адаптацией какого ПО? Правда это вопрос больше к Mickу. Мне кажется, что иметь 64 Кб озу лучше, чем 48.

- - - Добавлено - - -

During T1, these are the four most significant address lines for memory operations. During I/O operations, these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, and T4.

И на временных диаграммах минимального режима так нарисовано. Например интеловский даташит, даташит 80с88 renesas

[Mick]

Какие проблемы и с адаптацией какого ПО? Правда это вопрос больше к Mickу. Мне кажется, что иметь 64 Кб озу лучше, чем 48.

Точно стиль программирования тут будет отличаться.
Да и тут не стоит задача именно использовать все 64кб. А так конечно интересная идея использовать A19 как разделение ПЗУ и ОЗУ. Кстати я так подумал, если разделять, то похоже надо будет активно юзать сегменты.


Кстати вопрос про программирование.
Как задать TASM чтобы он компилил с 0 а не со 100h
Просто я в основном раньше com программки писал и там шапка простая

.MODEL TINY
.CODE
.STARTUP

В общем как получить бинарник вместо com файла.

- - - Добавлено - - -

В тех даташитах, которые я читал, про A16-A19/S3-S6 написано так:
ADDRESS/STATUS: During T1, these are the four most significant address lines for memory operations. During I/O operations, these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, and T4.

Похоже да, надо защелку ставить на A19 и по ALE защелкивать. Но это типа уже ТМ7 похоже
То есть как бы назад к первоначальной идеей с триггером не вернуться.

[ivagor]

Как задать TASM чтобы он компилил с 0 а не со 100h

tasmом (если это не Telemark Assembler) с универа не пользовался (зато недавно пользовался fasmом), но вроде у практически всех асмов x86 адрес компиляции задается по org

[Mick]

tasmом (если это не Telemark Assembler) с универа не пользовался (зато недавно пользовался fasmом), но вроде у практически всех асмов x86 адрес компиляции задается по org

Вот я собственно тоже уже лет так 15 не открывал его

[PVV]

Для чего? он активем во время действия RD/ или WR/, заходит лишь на один вход TTL(добавляемой ЛЛ1).

В тех даташитах, которые я читал, про A16-A19/S3-S6 написано так:
ADDRESS/STATUS: During T1, these are the four most significant address lines for memory operations. During I/O operations, these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, and T4.

Да, что то я стал забывать, посмотрел, действительно, надо его защелкивать инверсным ALE на тм2. И как раз увидел еще момент - на А18 в моменты активности /RD или /WR присутствует флаг разрешения прерываний. Соответственно можно эту ножку именно по /RD защелкивать на второй половинке тм2, и этим управлять разрешением прерывания от NMI.