Цитата Сообщение от PVV Посмотреть сообщение
Для чего? он активем во время действия RD/ или WR/, заходит лишь на один вход TTL(добавляемой ЛЛ1).
В тех даташитах, которые я читал, про A16-A19/S3-S6 написано так:
ADDRESS/STATUS: During T1, these are the four most significant address lines for memory operations. During I/O operations, these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, and T4.
Цитата Сообщение от PVV Посмотреть сообщение
А здесь будут проблемы с адаптацией ПО, слишком отличаться будет стиль программирования от х80, хотя, конечно, возможно.
Какие проблемы и с адаптацией какого ПО? Правда это вопрос больше к Mickу. Мне кажется, что иметь 64 Кб озу лучше, чем 48.

- - - Добавлено - - -

Цитата Сообщение от ivagor Посмотреть сообщение
During T1, these are the four most significant address lines for memory operations. During I/O operations, these lines are LOW. During memory and I/O operations, status information is available on these lines during T2, T3, TW, and T4.
И на временных диаграммах минимального режима так нарисовано. Например интеловский даташит, даташит 80с88 renesas