"ZX-8088" - Даунгрейд компьютера "Ленинград". Часть 3

[ivagor]

Что то не нашел диаграммы с циклом прерываний, только с подтверждением.

Не уверен, что понял насчет цикла прерываний, нужен как раз цикл подтверждения.

Если RD/ не участвует

/RD - READ: The read strobe indicates that the processor is performing a memory or I/O read cycle
для сравнения
/DEN - DATA ENABLE: Provided as an output enable for the 82C86/82C87 in a minimum system which uses the transceiver. DEN is active LOW during each memory and I/O access, and for INTA cycles.

- - - Добавлено - - -

Можно грязно хакнуть - использовать NMI вместо INTR. Но тогда все равно желательно предусмотреть какой-нибудь механизм запрета/разрешения, например через порт, что потребует дополнительных микросхем. Не очень хорошее решение.

[Advertiser]

[Mick]

Можно грязно хакнуть - использовать NMI вместо INTR. Но тогда все равно желательно предусмотреть какой-нибудь механизм запрета/разрешения, например через порт, что потребует дополнительных микросхем. Не очень хорошее решение.

Не, не будем грязно решать, особо нет страха, если подцепим на буфер тот же DEN, если необходимо

Хотя при наличии текущей подтяжки шины данных, можно наверное обойтись без DEN, а вот RD/ на буфере заменить на DTR надо.
Тогда при прерывании будет 255 вектор.

[ivagor]

Хотя при наличии текущей подтяжки шины данных, можно наверное обойтись без DEN, а вот RD/ на буфере заменить на DTR надо.

Думаю лучше все же /DEN подать на 19 вывод АП6 (в крайнем случае предусмотреть перемычку), чтобы не было проблем, про которые писал PVV.

[Mick]

Думаю лучше все же /DEN подать на 19 вывод АП6 (в крайнем случае предусмотреть перемычку), чтобы не было проблем, про которые писал PVV.

Хорошо, так и сделаем. С этим вопросом как бы решили.

Теперь со сбросом. На мой взгляд самым простым будет повесить RS триггер. На R вход подадим RESET/, а на вход S - с выхода D10.1 через инвертор смеcь A14 и A15. А выход триггера через элемент И смешаем с сигналом RDROM/ и уже на ПЗУ подадим новый *RDROM/

Таким образом после сброса, триггер установит принудительный выбор ПЗУ, а при обращении к области памяти 0000...3FFF триггер сбросится.
И если учесть, что на шине адреса в момент сброса будет адрес FFF0, то в реальности адрес ПЗУ будет 3FF0.
Тогда туда можно вписать процедуру

jmp far 00:00

И следующая команда должна выполнится с адреса 0000

Опять же если я точно понял суть происходящего.

[PVV]

Ни какие тригеры не нужны. Адрес старта 0xFFFF0, а это значит, что ножки А19-16 в 1. Нужно организовать выбор ПЗУ по ((А14==0 и А15==0) или А19==1).
Ставим ЛЛ1 между D10.1 и D12.1, а на второй вход ЛЛ1 заводим А19.
Еще, READY (R2) нужно притянуть на +5, а не gnd. Также притянуть на +5 RD/, WR/, а то при активном сбросе они в Z состоянии.

грязно хакнуть - использовать NMI вместо INTR

Тригер можно задействовать для управления запретом NMI. В РС так делают, так что не на столько уж это плохое решение.

[Mick]

Ни какие тригеры не нужны. Адрес старта 0xFFFF0, а это значит, что ножки А19-16 в 1. Нужно организовать выбор ПЗУ по ((А14==0 и А15==0) или А19==1).
Ставим ЛЛ1 между D10.1 и D12.1, а на второй вход ЛЛ1 заводим А19.
Еще, READY (R2) нужно притянуть на +5, а не gnd. Также притянуть на +5 RD/, WR/, а то при активном сбросе они в Z состоянии.

Триггер не нужен, триггер должен уходить. Это хорошо, значит обойдемся тем, что уже есть на плате.