Вектор-06Ц, 580хх на ПЛИС

[KTSerg]

Из под монитора-отладчика, из под микродоса не получится протестировать, т.к. в процессе данные с КД удаляются.

Ясно, поэтому у файла теста такое расширение ".m01".

[Advertiser]

[KTSerg]

Пробовал "двигать" спад F2.
Укоротил F2 на ~20нс - ошибки появились через 5 минут "Дождя".
Увеличил длительность F2 на ~26нс (от нормы) - 35 минут тестировался без ошибок.
Смещение фронтов сканером пока не фиксировал.
Сканером ВУ много раз сканировал (со стандартными F1 и F2) процесс тестирования КД "Дождём" и с реальным процессором и с ПЛИСовым, визуально графики ни чем принципиально не отличаются. Конечно я не могу быть уверенным, что ловил момент сбоя. Даже скорее всего не ловил. Но так как сбои КД не постоянные, не представляю, как сканером выловить подобный момент, так как не известны признаки.

[svofski]

Не могут быть отличия во фронтах из-за различий в нагрузочной способности? Переходные процессы занимают разное время, вот и сместились на десяток нс тут, десяток там. К замерам, даже очень аккуратным, это тоже относится.

[ivagor]

А я бы поставил на величину запаздывания управляющих сигналов относительно клоков. У быстрых 8080 это запаздывание меньше, чем у медленных и это может приводить к отличиям в работе в составе компа. На а у плисового vm80a с pin_clk=100 МГц наверняка эти запаздывания меньше чем у самых быстрых 8080.

[KTSerg]

Не могу найти в ядре vm80a процессы, которые могли-бы реагировать на спад F2.
Т.е. от длительности F2 ни чего не должно зависеть.
Вот фронт F2 вроде должен формироваться уже после прихода внешнего "READY".
Т.е. положение фронта F2 - критично, а спада вроде как нет...
Я говорю о внутреннем F2, который я эмулирую для ядра.

[ivagor]

Там много мест, где важно текущее значение f2, а значит и положение и длительность f2.

[KTSerg]

Там много мест, где важно текущее значение f2, а значит и положение и длительность f2.

Это понятно, но при clk = 100МГц, думаю эти always-ы успевают за один f2 выполниться несколько раз.
Пока не разобрался, важно-ли только первое срабатывание, или за один f2, каждый "posedge clk" в одном always происходит что-то новенькое...

[ivagor]

при clk = 100МГц, думаю эти always-ы успевают за один f2 выполниться несколько раз.

И поэтому важно текущее значение f2

за один f2, каждый "posedge clk" в одном always происходит что-то новенькое

конечно так

[KTSerg]

...
конечно так

Тогда нужно точно знать, сколько должно быть "posedge clk" за время пока f2 находится в "1".

[svofski]

Проблема в том, что за один f2, который является enable, проскакивает несколько posedge clk? Наверное это можно решить добавив еще один сигнал, который по posedge clk и f2 сделает disable. Но его тоже надо как-то сбрасывать. В общем это та еще возня