Вектор-06Ц, 580хх на ПЛИС

[KTSerg]

...
Очень интересно, можно ли где-нибудь прочитать про недокументированные команды 580ВМ1?

Нашел у себя документ с описанием недокументированных команд.
Но не могу сообразить, почему я при сохранении назвал его "ВМ1", так как в нём оказалось описание 10ти новых команд 8085.
Видимо не понял контекст сообщения в котором приводилась ссылка на описание, а так как само описание на буржуйском, вчитываться не стал, а просто сохранил, перепутав название процессора.
Ввёл в заблуждение, прошу прощения.

Вот только не понятно, если в 8085 известно 12 новых команд, то почему в таблицах TASM-ов для 8085, к командам 8080, добавлены только две официальные команды...

[Advertiser]

[ivagor]

Для себя дополнял таблицу для TASMа. Консенсуса по поводу названий недокументированных команд 8085 нет, я выбрал вариант для совместимости с идой. В качестве альтернативы можно посмотреть z80asm из z88dk, там другой синтаксис.

[KTSerg]

Для себя дополнял таблицу для TASMа. Консенсуса по поводу названий недокументированных команд 8085 нет, я выбрал вариант для совместимости с идой. В качестве альтернативы можно посмотреть z80asm из z88dk, там другой синтаксис.

А в иде есть недоументированные ?
Глянул таблицу для ТАСМа, мнемоника команд такая-же как доках на буржуйском.

[ivagor]

А в иде есть недоументированные ?

да

Глянул таблицу для ТАСМа, мнемоника команд такая-же как доках на буржуйском.

В разных доках можно увидеть разные мнемоники.
Наибольшее разнообразие для jx5/jnx5. Альтернативные варианты jk/jnk, jui/jnui. Мне больше нравится jk/jnk, но на что не пойдешь для совместимости с идой.
Другие альтернативы менее популярны:
ARHL - RRHL
RDEL - RLDE
LDHI - ADI HL
LDSI - ADI SP
Вот с DSUB, LHLX, SHLX и RSTV вроде все согласны.

[KTSerg]

Пока собираю переходник DIP40-Девборда Альтеры, стало интересно, на сколько в Векторе, формирование F1 и F2 соответствует даташиту на 8080.
Не знаю, на сколько можно верить Протеусу, в плане симуляции работы схемы...
Собрал в Претеусе узел формирования F1 и F2... чёт даже близко не по даташиту... F1 в два раза короче минимума, про интервалы между фронтами F1 и F2 вообще молчу.

Во вложении скрин Лог.Анализатора Протеуса. 25нс на деление. 3 и 6МГц с выходов счётчика, из которых и формируются F1 и F2.

[ivagor]

Смотрю 06c_36.png с логического анализатора (не KTSerg ли снимал эти логи?) и вижу вполне вменяемые F1 и F2. F1 - четверть такта, потом F2 - две четверти такта, потом четверть такта пусто. Картина на осциллографе наверняка немного отличается, но не настолько же.

[KTSerg]

Смотрю 06c_36.png с логического анализатора (не KTSerg ли снимал эти логи?) и вижу вполне вменяемые F1 и F2. F1 - четверть такта, потом F2 - две четверти такта, потом четверть такта пусто. Картина на осциллографе наверняка немного отличается, но не настолько же.

Что-бы увидеть оба сигнала на осциллографе, нужен двухлучевой.
Реальный "Логический анализатор" имеет ограничение по частоте семплирования, значит точные времянки не посмотреть, особенно на высоких частотах.
Хотел точно симулировать схему, и посмотреть реальное положение F1 и F2.

Похоже придётся пропустить инверсные F1 и F2 через 2ИНЕ, и смотреть на простом осциллографе.

[ivagor]

Можно разделить задачу на две
1. Временные параметры F1 и F2. Смотрим по отдельности и снимаем вопросы типа

F1 в два раза короче минимума

(очень сомневаюсь, что так будет)
2. Положение F1 относительно F2. Раз речь о логическом элементе, значит F1 и F2 уже преобразованы к 5В?
Насчет И-НЕ признаюсь не очень понял. Если нужно посмотреть "пустые" места между импульсами, то лучше подойдет ИЛИ-НЕ.

[KTSerg]

Можно разделить задачу на две
1. Временные параметры F1 и F2. Смотрим по отдельности и снимаем вопросы типа
...

К сожалению, осциллограф оказался слишком слабым...
Даже на частоте 3МГц сильные завалы фронтов.
Реальные десятки "нс" мне не посмотреть.

2. Положение F1 относительно F2. Раз речь о логическом элементе, значит F1 и F2 уже преобразованы к 5В?

Нет, не преобразованы, просто взять со входов ЛН3. Потому и писал "инверсные F1 и F2".

Если судить логически, то в Векторе действительно тайминги будут меньше минимума по даташиту... Так как по даташиту частота F1 и F2 вроде 2.7МГц (если считать тайминги), а на проце Вектора они 3МГц, значит значения будут меньше указанных.

[ivagor]

Потому и писал "инверсные F1 и F2".

Пардон, был невнимателен, тогда понятно почему И-НЕ.

Если судить логически, то в Векторе действительно тайминги будут меньше минимума по даташиту

С этим вряд ли кто-то будет спорить, в СССР не выпускались ВМ80 с официальными частотами >2.5 МГц, но на практике работали на более высоких частотах. Десятки тысяч векторов тому в подтверждение, а у Micka в экспериментах даже худшие экземпляры заводились на 3.4 МГц. Но я бы не зацикливался на даташитах ВМ80/8080, если речь о новодельном проце и принял в качестве рабочего приближения, что F1 - четверть такта, F2 - следующие две четверти такта, потом четверть пустая. Для плисовых процов на частоте 3 МГц это должно быть совершенно не критично.