Наладка ЭВМ минимальной конфигурвции на 1801ВМ2 (MC 1201.02)

[Xrust]

Hunta, это будет на второй версии платы. Первая проектировалась для проверки, поэтому-то и сделал из 2 частей.

[Advertiser]

[Hunta]

А, ну да, логично

[Xrust]

Немного подчистил схему ПЛИС. Удалил лишнее. Актуальная версия, как всегда, в первом сообщении.

[Xrust]

Пуркуа бы и не па? 8-биток static ОЗУ полно, 16-ти битные не так распространены вроде - или я ошибаюсь?

К сожалению, пока не понимаю, что делать с этим:


К чему тут "железно" привязать моменты записи/считывания младшего/старшего байтов?

[Hunta]

Чтение выполняется только словами, так что с ним проблем нет. А вот запись - да, тут получится только если два цикла записи слова памяти запихать в один цикл записи процессора. То есть цимис получим только с быстрой памятью

- - - Добавлено - - -

Чёт я как то не прокрутил в голове про запись..

[Xrust]

Ну ладно, с чтением все понятно - работает та же схема, что и с ПЗУ. Запись первого байта, наверное, можно привязать к спаду логического уровня /DOUT, а запись второго - к подъему.

- - - Добавлено - - -

То есть цимис получим только с быстрой памятью

Быстродействия статики должно хватить. Шина-то неторопливая.

[Hunta]

Запись первого байта, наверное, можно привязать к спаду логического уровня /DOUT, а запись второго - к подъему.

Но данные надо будет защёлкивать по спаду DOUT

[Xrust]

Hunta, это само собой.
Что-то не решаюсь никак к масштабной переделке приступить. Можно ведь теперь совсем отказаться от 16-битной шины данных.

[Hunta]

Можно ведь теперь совсем отказаться от 16-битной шины данных.

И да и нет.
Другие то устройства предполагают СТАНДАРТНУЮ шину.
Даже насчёт той же ВП1-065 не уверен - не используются ли какие то старшие биты - надо описание смотреть.

[Xrust]

Другие то устройства предполагают СТАНДАРТНУЮ шину.

На МПИ/Qbus я не покушался. У меня память была подключена по своей шине - раздельные не инвертированные адреса и данные. Вот про эту ШД я и вел речь.