РАДИО-86РМ

[cy6]

внутренней шине остаётся слово состояния с предыдущего такта

Если шина данных процессора одна (одни ноги), которые сначала выдавали слово состояния, а потом переключились в режим чтения.
Что они считают, призрак прошлых данных? Переключение происходит настолько быстро, что процессор сам себя оглушает эхом?
В РК нету другого устройства типа регистра, которое могло эти данные запомнить и ретранслировать.

- - - Добавлено - - -

без явной подтяжки ШД

Или же процессор читает данные из внутренней магистрали, потому что внутренней подтяжки тоже нет?

[Advertiser]

[HardWareMan]

Если шина данных процессора одна (одни ноги), которые сначала выдавали слово состояния, а потом переключились в режим чтения.
Что они считают, призрак прошлых данных? Переключение происходит настолько быстро, что процессор сам себя оглушает эхом?
В РК нету другого устройства типа регистра, которое могло эти данные запомнить и ретранслировать.

Открой уже для себя ёмкость шины данных, которая работает почти как DRAM. Открою для тебя секрет: 6502 тоже предыдущие данные схватывает, если в момент чтения ни одного активного устройства на шине нет.

Или же процессор читает данные из внутренней магистрали, потому что внутренней подтяжки тоже нет?

Никаких "или же". ВМ80 полностью отреверсирован и недосказанностей в его поведении нет.

[ivagor]

ВМ80 полностью отреверсирован и недосказанностей в его поведении нет.

Отреверсирован то он отреверсирован, но вот возьмем для примера отличие 580ВМ80 от 8080 - чувак нашел его экспериментально, хотя к тому моменту реверс давно уже был. Т.к. там не написано, какого завода и года ВМ80, то мы не знаем, этот баг только "старой" 6 мкм версии или и новой 5 мкм.

[HardWareMan]

Отреверсирован то он отреверсирован, но вот возьмем для примера отличие 580ВМ80 от 8080 - чувак нашел его экспериментально, хотя к тому моменту реверс давно уже был. Т.к. там не написано, какого завода и года ВМ80, то мы не знаем, этот баг только "старой" 6 мкм версии или и новой 5 мкм.

Ему ответили так:

That is pretty weird. First of all, I am not quite clear about the status word. It looks that 8080 should send 0x23 status word during the interrupt acknowledge cycle (see page 2-6 here).
Next, I am 99.9% sure that clones work correctly with 8259 PIC, which does exactly what you've described: It keeps the INT line active until it receives 3 interrupt acknowledge pulses, allowing it to feed CALL instruction to the CPU. This effectively results in INT line being active for 3 consecutive bus cycles.
So perhaps there is an issue in the way you do the status word decoding?

И, ВНЕЗАПНО, Корветы работают нормально. Когда стали выпускаться Корветы? Ну и вот это вот его "This looks like a microcode loop." вызывает гомерический хохот. Скажите ему кто-нибудь, что у i8080 нет микрокода.

- - - Добавлено - - -

PS Кстати, повторный вход в прерывание при удержании сигнала выглядит вполне логичным для обслуживания вложенных прерываний, если на 59й пришло новое, более высокое по уровню прерывание в момент, когда он скармливал вектор прерывания с меньшим приоритетом. Я не понимаю претензий того перла. Надо будет глянуть в схему для уточнения.

- - - Добавлено - - -

PPS: Схема говорит, что INTE сбросится после начала обработки прерывания.

[ivagor]

Ему ответили так:

?
На этом же дискуссия не закончилась.

И, ВНЕЗАПНО, Корветы работают нормально.

Так а почему они не будут работать нормально, там же ВН59 и про это написано.

- - - Добавлено - - -

И про логичность/нелогичность уже существующих (не разрабатываемых) процессоров - это разговоры в пользу бедных. Есть определенное поведение одних процессоров и другое поведение других процессоров.