Контроллер на Z80 и КР580ВВ55А

[AlexG]

чегото мне кажется здесь "вечный кайф"
ime_wait2:
ld a, 0 ; for big loop compare
ld c, 0 ; big wait loop
......
djnz small_loop2 ; end small wait loop
dec c
cp c
jr nz, time_wait2

уменьшение С с нуля на один будет 255
jr nz, time_wait2 будет переход
а там загрузка С опять нулём...

пс: глубже не копал

[Advertiser]

[zx_gamer]

Serg6845, AlexG, спасибо вам. Пока не помогло. Подпишитесь пожалуйста на тему. Обзаведусь логическим анализатором и распишу все подробнее.

- - - Добавлено - - -

не увидел здесь ~CS (BB55)

Прошу прощения. Писал по памяти. На самом деле ~WR с ~WR, ~RD с ~RD, ~IORQ с ~CS. Все это без логических элементов "ИЛИ".

[Serg6845]

Serg6845, AlexG, спасибо вам. Пока не помогло.

естественно. ибо нефиг на ночь глядя всякую фигню писать (это я про себя).

вот так вроде должно работать.

Скрытый текст

begin:
   ; Configure VV55
   ld bc, 80h       ; port
   ld a, 0h 80h          ; byte
   out (FFh), a    ; out

   ; micro wait
    ld b, 0
micro_wait:
   nop
    nop
    nop
    nop
    nop
    djnz micro_wait
    ;end micro wait

main:
   ld bc, 0h       ; port
   ld a, FFh       ; byte
   out (0h), a     ; out

time_wait:
   ld a, 0         ; for big loop compare
   ld c, 0         ; big wait loop
   ld b, 0         ; small wait loop
small_loop:
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
    nop
   djnz small_loop   ; end small wait loop
   dec c  inc c   ;хотя без разницы. можно dec c оставить.
   cp c
   jr nz, time_wait small_loop   ;главное вот здесь

   ld bc, 0h       ; port
   ld a, 0h         ; byte
   out (0h), a     ; out

time_wait2:
   ld a, 0         ; for big loop compare
   ld c, 0         ; big wait loop
   ld b, 0         ; small wait loop
small_loop2:
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   nop
   djnz small_loop2   ; end small wait loop
   dec c  inc c   ;хотя без разницы. можно dec c оставить.
   cp c
   jr nz, time_wait small_loop2

   jp begin main  ;наверно

[свернуть]

[zx_gamer]

ld bc, 0h       ; port

Это же часть адреса для out?

jp begin main  ;наверно

Нет. Перенастройка каждый раз сделана специально, чтобы можно было отлаживать.

jr nz, time_wait small_loop   ;главное вот здесь

А вот за это спасибо. Завтра проверю, отпишусь.

[Serg6845]

ld bc, 0h       ; port

Это же часть адреса для out?

а это смотря какой out. если такой
out (0h), a
то нет. адрес порта явно указан в команде.

а вот если
out (c),a - то да, адрес порта берется из bc

[M80]

а это смотря какой out. если такой
out (0h), a
то нет. адрес порта явно указан в команде.

И тут нет. Явно указана только половина адреса в/в.