А должно быть так: DD7.4 входами идёт на ИД4, а его выход (это должен быть сигнал /RAS) соответственно на 14-е выводы КП2 и далее по схеме.
Зачем вставляется выход 4 DD6? Зачем он подключён сюда же? На вывод /RAS?
Зачем вход 1 DD6 соединён с 9 выводом DD9? Что за альтернативный путь?
Для чего подавать сигналы с выводов 10 и 11 DD23? Сюда же подаются адреса с процессора после буфера на DD11.
ПОСЫЛ ТАКОЙ: НЕЛЬЗЯ ТАК ПОДАВАТЬ СИГНАЛ /RAS С ДВУХ ЭЛЕМЕНТОВ. КАКОГО ТО ТУТ НА СХЕМЕ СОЕДИНЕНИЯ НЕТ.
Вот по схеме показал:
![]()
![]()





Ответить с цитированием