IN A,(nn) и OUT (nn),A

[jtn]

в спеке >48к шина имеет 16 разрядов,

"ни асилил" =)

[Advertiser]

[cyrax inc]

"ни асилил" =)

млин, неправильно выразился.
Repeat: для дешифрации устройств в спеке >48k используются все 16 разрядов шины адреса. устроит?

[jtn]

для дешифрации устройств в спеке >48k используются все 16 разрядов шины адреса. устроит?

имеются ввиду порты устройств? не соглашусь. для 48к существует куча устройств и наверняка на многих используется более чем 8 разрядная адресация. тем более, что 48к+AY не редкость, да что там далеко ходить, даже для порта #FE на чтение используются все 8 старших бит ША.

[cyrax inc]

имеются ввиду порты устройств? не соглашусь. для 48к существует куча устройств и наверняка на многих используется более чем 8 разрядная адресация. тем более, что 48к+AY не редкость, да что там далеко ходить, даже для порта #FE на чтение используются все 8 старших бит ША.

хорошо, хорошо, уговорил.

[TomCaT]

2 cyrax inc & The Exploited

Это все прекрасно и после вот именно этого сообщения параноить больше не буду.) Видимо, так и должно быть, чтоб A уходило в порт, адресуемый (An). Все абсолютно правильно и верно, особенно радует, что хоть порта #FE это не касается. А про полную адресацию могли бы и не напоминать, эта тема не для нее, и если считаете, что я про нее не в курсе -- зря. Там-то как раз все нормально, но она занимает регистры и код, что никак не гут.

И совместимость тут в общем-то ни при чем -- ну так же, или не так же в 8080 (знаю я и этот процессор примерно), какая разница? ZX на Z80 построен, и у него вот ТАК. Вы пытаетесь доказать что ТАК правильно? Попутно говоря, что не так уж сложно всунуть в микросхему доп. выдачу 8bit "0" на старшие адресные линии при надобности... Или вы все-таки не согласны с архитектурой, но "все равно ведь уже ничего не изменить?.."