Цитата Сообщение от Black_Cat
Именно потому - что знания есть у многих, а нормальной оси с коммуникационными возможностями для работы в сетях - нет и не предвидится. А раз нет оси для Z80 (а значит и для его гипотетических ПЛИС воплощений), то надо брать её там где она есть - на ARM'e например, а на Z80 поставить жирный крест.
Может все-таки проще написать новую ОСЬ, чем разрабатывать новое железо под существующую (тоже ОСь, но на другой платформе), тем более, что ее все равно придется адаптировать?

А насчет коммуникационных возможностей: железо готово - RS232... Осталось малость - пишите стэк, сэр!!!

Что за мода решать проблемы с софтом методом перелопачивания железа...

Максагор, что-то мне подсказывает, что под пресловутые 4 такта подстроена вся схемотехника работы с памятью и портами... Т.е. если КОП выбирать за такт, то во сколько раз сократятся длительности и взаиморасположение сигналов /MREQ, /IORQ, /RD, /WR, /M1? Вопрос риторический. Изменения будут в разы, а это чревато полной рассинхронизацией схемы.
Перебодать это можно лишь введя в процессор кэш, но это даст прирост производительности только при регистровых операциях, и как только полезем в память/порты, так сразу придется делать все операции опять за 4 такта.
Имхо, нужно искать другие решения...