Единый ZX конструктив.

[Error404]

2 Valen & Error404:
Вы оба предлагаете заниматься пересылкой данных от одного проц модуля к другому, а я же предлагал как раз использовать единую память и единые устройства ВВ.
При условии что у всех процессоров единое адресное пространство как памяти так и устройств ввода вывода, и у каждого процессора есть возможность подключать любую страницу памяти в любое 16К окно и каждый процессор имеет возможность управлять страницами любого другого процессора появляется следующий механизм:
1. Ведущий процессор устанавливает ведомому процессору в первое 16к окно, допустим, первую страницу памяти.
2. записывает в неё по адресу 0066 команду JP routine
3. посылает ведому процессору сигнал NMI.
Такой механизм, на мой взгляд избавит от пересылки большого объёма данных.
Опять такие ИМХО, которое координальным образом идет в разрез с концепцией ZX-Spectrum.

Боюсь, все закончится либо глюками оттого, что в "мою" память бесцеремонно пишет кто-то посторонний (а в противном случае - случае с выделенным буфером - чем это отличается от ПДП?)
либо монструозным аппаратным синхронизатором (как разводить процессоры чтобы они не модифицировали в одно и то же время одну и ту же память/порты? Программно? Так это до первой ошибки, которая вынесет ВСЮ систему, т.к. адресное пространство общее). Как страховаться, что включая диспетчером окно один процессор не перекрывает что-то нужное для другого? Даже допуская, что это можно проверить на текущий момент, а что если эта память понадобится второму через пару циклов, а диспетчер уже включен и память используется? В очередь, Wait-ы, и т.д. Либо нужен процессорный кэш, чего вообще не предусмотрено в Z80. Выигрыш общей памяти теряется.