ZX-Poly™ platform

[icebear]

Конечно один видеоконтроллер, последовательно отображающий видеообласть (ти) согласно показателям смещения окон памяти процессорных модулей.. т.е. так же как на спеке.. он не производит каких либо акселераций, сервисных функций или чего то подобного.. прсто в тупую перебирает адреса с заданными смещениями и отображает содержимое

В таком случае память должна быть физически построена отдельными микросхемами (скажем 4 штуки по 128К) и чтении из областей видеопамяти каждого ПМ происходит параллельно, так? Есть ли у ПМ общие ресурсы? Если есть (а память уже не может быть общим ресурсом из-за ВК), как они делятся? Не много-ли накладных расходов получается, если фактически иметь четыре порта 7FFD и т.п.?

[Advertiser]

[icebear]

В документе написано что 4е порта, значит четыре порта
В одновременную работу процессоров с памятью (если она медленная) можно вводить сигналы WAIT, так что все девайсы могут работать хоть с одной микросхемой (и видеоконтроллер так же). Я описываю теоритеческую архитектуру, факт что она может быть реализована аппаратно, как она будет реализована это уже вторая задача, так как вариантов масса.

Короче по сути это просто идея и тогда, когда ты мне в 99-м писал об этом, это тоже была идея, так?