Raydac, Ваш проект оказался "тяжелым" для серии ultra (u9). Четыре CPU съедают 90% ресурсов FPGA. Возможно ли сократить их кол-во до двух? Исходя из аппаратных ограничений для u9 (частота работы CPU без тактов ожидания с SDRAM составляет 21MHz (single read/write), с SRAM уже 105MHz).
