Цитата Сообщение от Shaos Посмотреть сообщение
Ты не понял... Прошивая микроконтроллер, ROM или скажем PAL я точно знаю за что отвечает каждый бит того, что я прошиваю - в соответствующих спеках всё описано. Прошивая CPLD или FPGA я не знаю ничего... Ну разве что знаю что подал на вход "компилятора", но никогда не узнаю во что это превратилось ибо архитектура девайсов засекречена.
А зачем тебе это знать? Ты в состоянии проследить связь между тысячами логических эелемнтов? Тогда смотри RTL schematic, там всё есть. Только вот зачем оно в большинстве случаев, когда есть behavioural simulatioin и post-fit simulation.

Цитата Сообщение от Shaos Посмотреть сообщение
И я сильно сомневаюсь что как ты говоришь "исходный текст прошивки является истиной в последней инстанции и полностью описывает ее поведение" т.к. постоянно слышу как народ, отладив прошивку на одном чипе, никак не может заставить тоже самое работать на другом.
Народ должен учитывать специфику другого и исходного камня. Вот как раз здесь очень хороши особености VHDL.