Требуется помощь по Спеку на Alterе

[icebear]

VHDL/VERILOG модут давать даже худшие результаты, чем AHDL, т.к. синтез идет не напрямую, а через задницу.

Это понимать так, что AHDL никогда не даст результатов хуже других HDL? "Ну и где эти евреи?" (с)