Между AHDL и схемным редактором принципиальной разницы нет (если не использовать библиотеки 74 серии). Это два варианта описания одного и того же, или взгляд с разных плоскостей на один и тот же предмет, если угодно.Сообщение от CHRV
VHDL/VERILOG модут давать даже худшие результаты, чем AHDL, т.к. синтез идет не напрямую, а через задницу. Все это сделано для поддержни стандартных у америкосов форматов описания аппаратуры, которыми они пользуются не один десяток лет.
Описания на VHDL и Verilog довольно далеки от стандартного описания схемы, а вот разводка топологии ПЛИС макимально приближена именно к принципиальной схеме. Отсюда вывод - чтобы получить масимально эффективную топологию внутри ПЛИС надо описывать логику в формате, максимально приближенном к формату топологии, а это либо AHDL, либо схемный редактор (речь идет о ПЛИС фирмы Altera).
Плохо только, что наиболее эффективные инструменты для Alter-ы более никуда не портируются. Вот для таких целей удобнее VHDL.
Ответить с цитированием