При D5==1 вся память доступна для процессора, вывод в порты только по out и то, только для портов f8-ff. Реализовывал вот этот вариант:Сообщение от Error404
Скрытый текст
[свернуть]
Доступ к портам/памяти реализован вот так: signal_ram = (cpu_address[15:8] < 8'hF4 | port_fb_ram[5]) & (~start);
Подскажите откуда на схеме Z80CardII берется сигнал #RNMI?
Ответить с цитированием
