Орион-128: Разное

[Mick]

К тому же, там за время отображения 8-ми пикселей данные из видео-памяти успевают 2 раза считаться - как раз для устранения "выпадения" данных.

Это утверждение проверено лично на осцилографе или со слов журнала. Во вложении попытка разрисовать работу синхрогенератора на примере команды NOP. Возможно я что то упустил - поправьте. Я так и не понял когда формирует процессор сигнал SYNC, в середине Ф2 первого такта или по спаду.
А так порассуждаем, у Ориона пиксельклок 10Мгц, данные в регистр сдвига должны записываться каждые 8 пикселей итого имеем -1,25 МГц. Запись информации происходит когда сигналы 43, 44 = 1 и 42 = 0.

Процессор работает на частоте 2,5МГц, самая короткая команда 4 такта, одно обращение к памяти. И все зависит от того как формируется сигнал SYNC у процессора. Если по спаду Ф2 первого такта, то обращение видео одно чистое, а второе в коллизии.
Если же SYNC формируется на половине Ф2 первого такта, то второе обращение проскакивает по сути на грани.
По моему в Орионе настолько все на тоненького и играют роль главенствующую роль лошадиные задержки. Иными словами поставив к примеру 1533 серию, можно запросто заполучить глюкодром.

Посему два вопроса, есть ли эпюры сигналов Ориона и как формируется все таки сигнал SYNC.

[ivagor]

как формируется все таки сигнал SYNC

Intel 8080 System Manual: "Timing logic within the 8080 uses the clock inputs to produce a SYNC pulse, which indentifies the beginning of every machine cycle. The SYNC pulse is tiggered by low-to-high transition of ф2, as shown at Figure 2-3". По рисунку 2-3 можно сказать, что SYNC начинается с некоторым отставанием от переднего фронта ф2.

Насчет арбитража доступа к памяти проца/видео могу немного поспекулировать, если что меня поправят. Насколько знаю идеологически этот момент в орионе реализован аналогично специалисту, а про специалист подробно написано в МК1987/2, стр. 19-22. Там и словами написано и эпюры есть. Строку условно можно поделить на двухтактные отрезки, в каждом из них потенциально есть два обращения видеоконтроллера (по одному и тому же адресу, чтение в буферный регистр). Если был SYNC, то следующий за ним такт отдается для доступа процу, но как минимум один из двух тактов в любом случае обязательно будет доступен видеоконтроллеру. По итогам такого двухтактного отрезка правильный (актуальный) байт видеоданных переписывается из буферного регистра в сдвиговый. У ориона читается два байта из двух линеек озу и частота повыше.

[andreil]

Строку условно можно поделить на двухтактные отрезки, в каждом из них потенциально есть два обращения видеоконтроллера (по одному и тому же адресу, чтение в буферный регистр). Если был SYNC, то следующий за ним такт отдается для доступа процу, но как минимум один из двух тактов в любом случае обязательно будет доступен видеоконтроллеру. По итогам такого двухтактного отрезка правильный (актуальный) байт видеоданных переписывается из буферного регистра в сдвиговый. У ориона читается два байта из двух линеек озу и частота повыше.

Да, и я о том же. Есть 2 обращения, одно из которых может быть занято процессором. Но в итоге данные гарантированно прочитаются.

[HardWareMan]

Уф... Арбитраж у всех наших компов (Специалист, Орион) основан на том, что ВМ80 не делает обращение каждый такт. Его самый короткий цикл - 3 такта а за цикл может быть только 1 обращение. SYN вырабатывается тактом ранее но с выравниванием к F1, т.к содержит слово состояния, поэтому в подобном арбитраже его тупо стнхронизируют к F2 и задержка на 1 такт создаётся сама по себе. Синхрогенератор же имеет регистр хранения граф.данных для маскирования обращения процессора. Поэтому он делает строго 2 обращения на 8 точек экрана или 1 обращение на 4 точки. Отсюда и частоты процессора по отношению к пиксельклоку.

На самом деле арбитраж можно сделать быстрее, если применить память пошустрее. Я уже делал подобное в МХ2 с VGA развёрткой.

[Mick]

По рисунку 2-3 можно сказать, что SYNC начинается с некоторым отставанием от переднего фронта ф2.

Интересно насколько сильно, по сути от этого считай зависит когда начнется обращение к памяти.

Если был SYNC, то следующий за ним такт отдается для доступа процу, но как минимум один из двух тактов в любом случае обязательно будет доступен видеоконтроллеру. По итогам такого двухтактного отрезка правильный (актуальный) байт видеоданных переписывается из буферного регистра в сдвиговый. У ориона читается два байта из двух линеек озу и частота повыше.

Хорошо, я это понял. Я совершенно забыл про буферный регистр защелку да и стробируется запись в защелку сигналом RAS/
Перерисовал диаграмму. Действительно когда проц обращается к памяти защелкивается 1 раз видео, когда нет 2

тактовый генератор.pdf

- - - Добавлено - - -

в подобном арбитраже его тупо стнхронизируют к F2

Тоесть он тупо начинается вместе с F2?

[ivagor]

Интересно насколько сильно

Конкретные цифры (допуски) можно глянуть в amdшном даташите (вряд ли intel и советские процы сильно отличаются). На 7 странице картинка, на 6 - таблица с цифрами, параметр tDC.
На эпюрах из МК все проще, там передний фронт SYNC нарисован совпадающим по фазе с передним фронтом ф2. И после SYNC один такт идет низкий уровень сигнала D, что сигнализирует о доступе проца к озу.

[HardWareMan]

Тоесть он тупо начинается вместе с F2?

Ну, блин, официальные доки же можно посмотреть? Вот сам процессор делает вот так:

SYN немного запаздывает относительно F2. Этим пользуется арбитраж компьютера:

Так что в арбитраже - да, сигнал строго 1 период F2, который совпадает с CAS.

[Xrust]

HardWareMan, а можете растолковать что происходит на Орионе с Z80card? Какие там отличия?

[Mick]

Ну, блин, официальные доки же можно посмотреть? Вот сам процессор делает вот так:

Так я их и смотрел, и там вроде идет по спаду F2. Я относительно этого даташита и рисовал свои эпюры. Как собственно получается и в Специалисте.

И теперь, глядя на все это хозяйство как разогнать ВМ80 (пока гипотетически) в 2 раза без пролетов видео?

[ivagor]

глядя на все это хозяйство как разогнать ВМ80 (пока гипотетически) в 2 раза без пролетов видео?

При сохранении "старой" скорости обращения к озу разогнать проц именно в 2 раза не получится. Какие ограничения подразумеваются?