ZX_Multi_Card

[KingOfEvil]

Как проявляется, и на чем.

Проявляется на любом спектруме с ZX-BUS в виде конфликтов с портами ввода-вывода.

Судя по всему это проявляется именно при совместной работе нескольких устройств с формирователями /IORQGE.

Так и есть.

Можно попробовать вылечить, установив на выходах дешифратора ZXMC (на входах прерываний) небольшие конденсаторы порядка 100 пф.
Хотя честно говоря не вижу чем иголки могут в ZXMC нарушить работы выходных буферов.

Ну понятное дело, что сама по себе ZXMC своих же иголок не боится, эти иголки проходят через все слоты и затем в плату компьютера.
Они могут нагадить в любом периферийном устройстве и в самой плате.

тогда можно уверенно заявлять правильно или не правильно сделана схема.
Пока это скорее подозрение, а не уверенность.

Я прямо сейчас уверенно заявляю, что IORQGE сформирован неправильно, если есть сомнения, открываем доку по Z80 и смотрим временные диаграммы циклов чтения/записи из портов/в порты. Видим, что IORQ появляется во 2-м такте. А адрес потра - в 1-м.

так как я писал КОЕ о таком дефекте , у него проблем небыло изначально, только он как и я по его схемке доработал GS по сигналу iorqce (вроде так написал), а ZXMC у него нет, пользуется вроде собственным контроллером или механической клавиатурой...

ZXMC у меня есть, но есть в Ногинске, а я сейчас нахожусь в Москве. В Ногинске буду через неделю, тогда и проверю все вместе с ZXMC.

Посмотрел сейчас схему GS.
Если я правильно понял со стороны Спектрума используется всего два порта
с адресами 0xB3 и 0xBB, оба и на чтение и на запись.
У ZXMC, даже при не полной дешифрации (тоесть без доработки под Скорпион)
такие адреса не выбираются, соответственно и дешифратор портов GS не
ловит порты ZXMC. Тоесть ни о каких иголках и ложных срабатываниях
говорить не приходится - их просто не может быть.

А ZXMC ловит порты GS?

Не понравилось в схеме GS:
1) - упрощенная схема дешифрации портов чтения GS.
Практически вместо сигнала /RD используется факт отсутствия сигнала /WR,
что может приводить к наличию на шине данных процессора конфликтных ситуаций.
Хорошо бы конечно осцилографом посмотреть, что там на шине делается.
2) - блокировка сигналом /IORQE только портов чтения;

В оригинальной схеме GS (также, как и в ZXMC) IORQE ничего не блокирует, т.к. неправильно сформирован.

3) - сама схема блокировки с PNP-транзистором.

Не вижу особых проблем с этим, эффекты насыщения транзистора и конечного времени рассасывания заряда не проявляются даже в турбе.