Цитата Сообщение от ARTi Посмотреть сообщение
Да просто можно зациклить CPI с запретом прерываний (DI; CPI; JR $-2), тогда если на осцилле будет видно дерганье сигнала WR процессора, значит, цикл записи имеется. Если есть цикл записи, значит, пишется наверняка то же и туда же, ибо содержимое памяти не меняется.
логично, есть одно но: когда меняется адрес на А0-А15? ведь по идее HL инкрементируется, а когда, до "записи" в память или после? исходить из похожести на LDI здесь нельзя, там "последний" адрес из DE