Справочник по Z80?

[Lethargeek]

Z80/8080 - простые процессоры, тупо конечный автомат, можно прочитать описание,

...ага, когда его наконец допишут, уже сколько лет дописывают-дописывают, а потом опять всплывает что-то внезапноэ

[Advertiser]

[OrionExt]

Нормально и стопроцентно - это не одно и то же)

весна что ли скоро

...ага, когда его наконец допишут, уже сколько лет дописывают-дописывают, а потом опять всплывает что-то внезапноэ

бурлит наш разум возмущенный


куда псевдо модеры смотрят? вычлените это безобразие весны. тема называется - Справочник по Z80?

[Titus]

Вот такой хорошенький кусочек получился, где видны триггеры, мультиплексор между старшей и младшей частью шины ALU (что подтверждает, что она состоит из двух половинок, т.е. 4-битная).

Скрытый текст

[свернуть]

[Vslav]

Вот такой хорошенький кусочек получился, где видны триггеры, мультиплексор между старшей и младшей частью шины ALU (что подтверждает, что она состоит из двух половинок, т.е. 4-битная).

Вот те три транзистора справа - это просто инвертирующий буфер.
Посчитай сколько времени ты потратил, посчитай сколько транзисторов нарисовал, и зная общее количество оных можешь оценить примерное время на всю схему

[Titus]

Вот те три транзистора справа - это просто инвертирующий буфер.

Это я в курсе) Я же твой ВМ2 весь переводил из транзисторной схемы в логическую)

- - - Добавлено - - -

Посчитай сколько времени ты потратил, посчитай сколько транзисторов нарисовал, и зная общее количество оных можешь оценить примерное время на всю схему

Возьмем для примера, что я нарисовал за сегодня 50 транзисторов.
А всего их допустим 6800. Делим 6800 / 50, получается всего 136 дней)

А сколько ты ВМ2 рисовал? И сколько ВМ80?

[Titus]

@Vslav, в общем, я так смотрю, что для составления логической схемы действительно в верхних транзисторах смысла нет. Так что твои опасения, я думаю, напрасны.

[Vslav]

@Vslav, в общем, я так смотрю, что для составления логической схемы действительно в верхних транзисторах смысла нет. Так что твои опасения, я думаю, напрасны.

Что изображено на этой картинке?


- - - Добавлено - - -

И верхние транзисторы несут дополнительный смысловой слой. Если при рисовании схемы на какой-то цепи не находится pull-up - это ахтунг. Если на цепи два pull-up - это ахтунг. Ахтунг подлежит проверке, немало ошибок схемы было найдено благодаря этому, иногда целые узлы переосмыслялись.

[Titus]

Что изображено на этой картинке?

Надо смотреть в более полном контексте.

- - - Добавлено - - -

верхние транзисторы несут дополнительный смысловой слой. Если при рисовании схемы на какой-то цепи не находится pull-up - это ахтунг. Если на цепи два pull-up - это ахтунг. Ахтунг подлежит проверке, немало ошибок схемы было найдено благодаря этому, иногда целые узлы переосмыслялись.

Пока что в АЛУ, который я рисую, все понятно и неоднозначностей нет. А в другом посмотрим.

[Vslav]

Надо смотреть в более полном контексте.

А если есть pull-up - то не надо никуда смотреть.
Понимаешь, у меня это хобби, я обычно поздно вечером им занимаюсь (это если за пианино лень садиться), мне мозг лишний раз вообще напрягать не хочется.

Все зависит от конечной цели, у меня цель получить работающий процессор в ПЛИС и при этом внести минимум ошибок и неточностей.
Очевидно, нам нужно полное и качественное HDL-описание. Как его получить? В исходной точке у нас есть микросхема и некоторая документация, разной степени глубины и достоверности. Варианты/этапы:

1. Читаем описание, смотрим как микросхема работает в устройствах, рассматриваем микросхему как "черный ящик", пишем HDL на базе имеющихся данных. То есть, взяли самый верхний уровень абстракции и решили задачу не углубляясь. Точность модели низкая, многие детали не раскрыты и не воспроизводятся. Так делать можно, и в "дореверсную эпоху" это был, в-общем-то, единственный доступный любительский вариант.

2. Открываем черный ящик и смотрим что у него внутри. Получаем фотографию слоев. Теоретически - все, можно сразу писать HDL. Но лично я, например, не могу. Почему? Потому что с самого верхнего уровня абстракции мы опустились ну очень глубоко и у нас сразу появилась масса новой информации - топологии слоев, предполагаемая степень легирования, цвет фотомаски, всякие дефекты травления и прочее. Фотки красивые, там вот еще и украшательства есть. Но для HDL этого всего не надо, и за топологией просто не видна собственно суть схемы.

3. Повышаем уровень абстракции, нам не нужен цвет элементов, нам не нужна степень легирования, нам не нужна топология и геометрические размеры транзисторов - в цифровой схемотехнике это не так важно, влияет только на временнЫе параметры, а итоговую модель мы будем запускать совсем на другой элементной базе, нам все эти особенности исходных элементов не нужны вообще. Именно поэтому я векторизую очень упрощенно, практически линиями одной толщины, толстые линии и полигоны - только для питания, ну и где хочется сделать красиво, в очень и очень немногих местах. Люди, которые разбирали Z80, прорисовали все сегменты тщательно, возможно у них сразу был целью визуальный симулятор. Но для понимания схемы это все не нужно вообще. Я дропнул это все, в проекте же Z80 это все сохранено. Можно уже писать HDL? Теоретически можно, элементы видны, но все еще четко не видны взаимосвязи между ними, нет понятного разбиения на блоки, ну и топологические детали мешают пониманию, их надо тоже убирать как ненужные.

4. Втаскиваем элементы в схему и группируем в логические блоки. Вот тут важно сохранить все элементы, чтобы можно было легко распознать паттерн логического блока. Я сохраняю все элементы, включая pull-up, это важная часть паттерна. В Z80 pull-up отброшены, не все элементы перенесены в схему. Потому что, видимо, для проекта сразу предполагалась кастомная (с костылями, учитывающими отсутствующие pull-up) транзисторная симуляция, никто HDL не собирался писать. А я собираюсь, поэтому мне паттерн логических элементов важен, и он несет функцию дополнительной проверки/верификации. С отсутствующими pull-up появляется неоднозначность соответствия логическому элементу и дырка в контексте. Да, ее можно закрыть, используя смыслы верхнего уровня, но при этом мы нарушили направление абстрагирования - от нижнего уровня к верхнему. И вот, когда все элементы занесены, сгруппированы в распознаваемые логические блоки, цепи вменяемо поименованы - я уже могу написать HDL, уровень абстракции все еще глубокий, но смыслов уже не так много, их можно охватить и представить в виде HDL.

5. Можно еще повысить уровень абстракции и вместо групп транзисторов нарисовать логические блоки, отбросить детали транзисторного представления. Лично мне это не нужно - моя цель уже достигнута на предыдущем этапе.

В-общем, цели и задачи бывают разные. Пути тоже могут быть разными, и на каждом повышении уровня абстракции можно терять различные детали, которые не существенны для конечной цели. Для визуального симулятора - на pull-up элементы можно забить, вставить костыли в симуляцию. Для HDL тоже можно забить, частично потеряв средство верификации и контроля и внеся неоднозначность, что для полного понимания логики все-таки нежелательно.

[Titus]

5. Можно еще повысить уровень абстракции и вместо групп транзисторов нарисовать логические блоки, отбросить детали транзисторного представления. Лично мне это не нужно - моя цель уже достигнута на предыдущем этапе.

А мне, как эмуляторщику, важен именно этот вариант. Но к нему нельзя подойти в данном случае не нарисовав сперва потранзисторную схему.