Screen timings

[daniel]

заэмульте пожалуйста tape loading error при включении компрессора холодильника...

[ZXMAK]

для этого нужен usb адаптер для подключения холодильника к компу

[Higgins]

Есть две странички:

1) http://www.ramsoft.bbk.org/floatingbus.html#SNOWEFFECT и

2) http://www.worldofspectrum.org/faq/r...m#IOContention .

В первой сказано, что в модели 48K байт по адресу 0x4000 берется на такте #14347. Во второй сказано, что первая задержка получается на такте #14335. Вопрос: кому верить?

Теперь представим, что вторая ссылка верна и ULA действительно начинает работу на такте #14335 так, что цикл обращения к памяти, попадая на этот такт, задерживается на 6 тактов. Тогда работа ULA должна выглядеть следующим образом.

T-state Action
14335 IDLE
14336 IDLE
14337 READ
14338 READ
14339 READ
14340 READ
14341 IDLE
14342 IDLE
14343 IDLE
14344 IDLE
...

Возникает вопрос: если такт #14335 -- это середина ожидания в цикле ULA ДО первого чтения из памяти, то что такой ULA будет выводить на экран на такте #14336 (как об этом говорит та же страничка)? Если он на самом деле читает раньше, тогда и задержки должны быть до такта #14335. Если позже, то и вывод на экран должен быть позже. Это даже если не обращать внимания на то, что, по этой схеме, сам вывод начинается не на границе цикла ULA.

Теперь еще интереснее. Эта же самая страница говорит, что расчет задержки при доступе к порту ведется ровно так же, как в случае обращения к памяти. Это что должно означать? Что четырехтактовое чтение из порта на такте #14342 пройдет без задержки? И что тогда будет делать ULA на такте #14345, когда ему наступит пора начинать свой цикл?

К слову. Я из вредности даже реализовал ровно эти задержки. Использовал тест BBG с цветными вертикальными полосами во всю высоту экрана. Разумеется, ничего похожего на правду это не дало.

[ZEK]

Возникает вопрос: если такт #14335 -- это середина ожидания в цикле ULA ДО первого чтения из памяти, то что такой ULA будет выводить на экран на такте #14336 (как об этом говорит та же страничка)? Если он на самом деле читает раньше, тогда и задержки должны быть до такта #14335. Если позже, то и вывод на экран должен быть позже.

Телепаты в отпуске, о чем речь очь смутно понятно

И ваще бред сопоставлять циклы ула с циклами процессора, они никак не синхронизированы, и расхождение будет зависить от убитости кондырей в схеме сброса, температуры в комнате, напряжения в сети и прочей лабуды

В общем попытаюсь с остановами клока проца на пальцах показать,
у ULA есть внутрений счетчик 3 бита, для примера (более точно нада копать) последние 2(или 3 фик его помнит) такта ула отдает процу остальные забирает себе (это в области медленной памяти), так вот если ула видит что проц ломица к памяти за пределами этого окна в 2(3) такта, она останвливает процу клок до окна,

и по наступлению окна проц отработает цикл доступа к памяти или порту с установленым битом A0=0, в случае чтение из порта с A0=1 ула не останавливает проц и мы все дружно получаем эффект порта FF (то есть то что собирается читать ула для вывода на телек)

примерно так

Добавлено через 1 минуту
ЗЫ. Мог где то наврать так что использование информации на свой страх и риск

[Higgins]

В общем попытаюсь с остановами клока проца на пальцах показать

Вы пьяны. Идите спать.

[ZEK]

И ваще бред сопоставлять циклы ула с циклами процессора

Тут не прав, первое же обращение к памяти ULA, синхронизирует проц под свои такты.

Вы пьяны. Идите спать.

Да нет, трезвый. Это логика останова проца в медленной памяти. Вот только не помню эти 8 циклов с какой частотой идут, толи 3.5(скорей всего) толи 7МГц.

Кста у меня сложилось точно такое же ощущение о вашей трезвости

Добавлено через 46 минут

Теперь представим, что вторая ссылка верна и ULA действительно начинает работу на такте #14335 так, что цикл обращения к памяти, попадая на этот такт, задерживается на 6 тактов. Тогда работа ULA должна выглядеть следующим образом.

T-state Action
14335 IDLE
14336 IDLE
14337 READ
14338 READ
14339 READ
14340 READ
14341 IDLE
14342 IDLE
14343 IDLE
14344 IDLE

Пипец, это сутки нада что бы догнать о чем речь, говорю телепаты в отпуске

в обще циклов READ будет всего 2

Добавлено через 51 минуту

цикле ULA ДО первого чтения из памяти, то что такой ULA будет выводить на экран на такте #14336 (как об этом говорит та же страничка)?

Абсолютно непонимаете работу спековской улы, во первых она ничего не ждет, во втрорых она работает с мометна когда ей будет достаточно електричества, у неё есть свой строго заданый цикл и все кто ей мешают -мостанавливаются, а если не останавливаются то и получаеццо эфекты снега и порт FF

[Advertiser]

[Lethargeek]

точно

Почему тогда с монитором такого не было?

эт всёж наверно от кривизны дешифрации #FE

При том что порт AY - нечетный?!

Кстати клевый глюк - взрывы всякие очучались неплохо, типо как через сабвуфер

А ты еще не забил на "двухбитный звук"? Не возникло желания с RD2 разобраться?..

[Black_Cat]

При том что порт AY - нечетный?!

трудно гадать, не имея схемы глюкодрома, но явно ноги растут от кривизны

Почему тогда с монитором такого не было?

опять же - монитор аналоговый или цифровой? на цифровом - не будет, на аналоговом - скорее будет

[goodboy]

При том что порт AY - нечетный?!

была ещё одна схема подключения AY по совсем другим портам и нередко в играх это учитывалось. если не ошибаюсь например в игре Motos.

(хотя этот ответ страшно далёк от начатой темы)

[Lethargeek]

опять же - монитор аналоговый или цифровой? на цифровом - не будет, на аналоговом - скорее будет

Советский "Электроника МЦ-какой-то" вроде, тоись тот же телевизор в принципе

была ещё одна схема подключения AY по совсем другим портам и нередко в играх это учитывалось. если не ошибаюсь например в игре Motos.

Точно помню про пуки в Sigma-7 и Exolon. Еще Cybernoid-1 (но там кажется просто звука не было, или мало).