Screen timings

[ZEK]

Возникает вопрос: если такт #14335 -- это середина ожидания в цикле ULA ДО первого чтения из памяти, то что такой ULA будет выводить на экран на такте #14336 (как об этом говорит та же страничка)? Если он на самом деле читает раньше, тогда и задержки должны быть до такта #14335. Если позже, то и вывод на экран должен быть позже.

Телепаты в отпуске, о чем речь очь смутно понятно

И ваще бред сопоставлять циклы ула с циклами процессора, они никак не синхронизированы, и расхождение будет зависить от убитости кондырей в схеме сброса, температуры в комнате, напряжения в сети и прочей лабуды

В общем попытаюсь с остановами клока проца на пальцах показать,
у ULA есть внутрений счетчик 3 бита, для примера (более точно нада копать) последние 2(или 3 фик его помнит) такта ула отдает процу остальные забирает себе (это в области медленной памяти), так вот если ула видит что проц ломица к памяти за пределами этого окна в 2(3) такта, она останвливает процу клок до окна,

и по наступлению окна проц отработает цикл доступа к памяти или порту с установленым битом A0=0, в случае чтение из порта с A0=1 ула не останавливает проц и мы все дружно получаем эффект порта FF (то есть то что собирается читать ула для вывода на телек)

примерно так

Добавлено через 1 минуту
ЗЫ. Мог где то наврать так что использование информации на свой страх и риск