ПК-6128Ц: Обсуждение

[ivagor]

Подвисает на УС+СС+"<" (CLOAD), и УС+СС+">" (CSAVE)

Попробовал в Emu и в VV - и там и там указанные комбинации нормально работают. Возможно дело в компьютере (старинный i5) или в ОС (проверял в win7).

[Improver]

Попробовал в Emu и в VV - и там и там указанные комбинации нормально работают. Возможно дело в компьютере (старинный i5) или в ОС (проверял в win7).

Проверил в VV -- и правда работает, глючило только в EMU. Оказалось я там битую прошивку цеплял, перестало глючить после восстановления.

[Improver]

Все режимы работы памяти ПК-6128ц:

Значение	Адреса 0000h..7FFFh	Адреса 8000h..FFFFh
0	Банк 0	Банк 1
1	Банк 0	Банк 0
2	Банк 0	Банк 3
3	Банк 0	Банк 2
4	Банк 1	Банк 1
5	Банк 1	Банк 0
6	Банк 1	Банк 3
7	Банк 1	Банк 2
8	Банк 2	Банк 1
9	Банк 2	Банк 0
A	Банк 2	Банк 3
B	Банк 2	Банк 2
C	Банк 3	Банк 1
D	Банк 3	Банк 0
E	Банк 3	Банк 3
F	Банк 3	Банк 2

При записи числа в порт 0Eh значение битов 3..0 определяют конфигурацию банков для чтения, и биты 7..4 -- для записи, итого получается 256 различных вариантов.

Например, после записи в порт числа 20h, при записи в память будут подключены "Банк 0, Банк 3" (см. в таблице строку со значением "2"), а при чтении -- "Банк 0, Банк 1" (строка "0"), при записи числа 55h конфигурация памяти будет "Банк 1, Банк 0" и на чтение, и на запись.

[Ramiros]

Обновил VV_7.13, исправил баг с менеджером памяти, не помню откуда я брал инфу о его работе, но там была какая то ахинея

[Improver]

Появилась определённость с прошивкой D10 К155РЕ3 -- Surin Mikhail снял логи с живого ПК-6128ц, вот какая получается там прошивка:

D0(RATO) 0 0 0 0  0 0 0 0  0 0 0 0  1 1 1 1 -- доступ процессора к памяти
D1(RAS)  0 0 1 1  0 0 0 0  0 0 0 0  1 1 0 0
D2(CAS)  0 0 0 1  1 1 0 0  1 1 0 0  1 1 1 1
D3(MX1)  0 0 1 1  1 0 0 0  0 0 0 0  1 1 1 0 -- 0 = адрес по CAS, 1 = адрес по RAS
D4(MX2)  0 0 1 1  1 1 1 1  1 1 1 1  0 0 0 0 -- =750кГц, ОЗУ/Графика
D5(FR6)  1 1 1 1  1 1 0 0  1 1 1 1  1 1 1 1 -- чтение первой пары регистров (по положительному фронту F6M)
D6(FR7)  1 1 1 1  1 1 1 1  1 1 0 0  1 1 1 1 -- чтение второй пары регистров (по положительному фронту F6M)
D7(FR1)  0 0 0 0  0 0 0 0  1 1 1 1  0 0 0 0 -- 13-й бит адреса (графика)
         ^^^ ^^^^^^^^^^^^^^^^^^^^^  ^^^^^^^
         ОЗУ        Экран             ОЗУ
F 6МГц   0 1 0 1  0 1 0 1  0 1 0 1  0 1 0 1 -- тактовая частота генератора
SVNC     1 0 0 1  1 0 0 1  1 0 0 1  1 0 0 1 -- тактовая частота процессора

По сравнению с нашими предположениями, в реале на экран выделяется на полтакта 6МГц больше, есть небольшой сдвиг сигнала RATO, а остальное мы практически угадали.
Прошивку поправил в выложенной на гитхабе схеме.

[Improver]

Неожиданно нашёлся вот такой вот листок:


И содержимое РЕ3 в нём несущественно, но отличается от снятых логов. Не исключено, что прошивка в ПК была доработана без внесения изменений в документацию, либо просто была некоторая погрешность снятия логов.

[Advertiser]

[Improver]

Проверил оба варианта прошивки на своём ПК-6128ц++, правда из-за особенностей схемы пришлось дополнить прошивку ещё 16 байтами и немного поправить сигнал FR1, но сути не меняет. Второй вариант, с фотографии страницы, не работает, с ним, как минимум, нет изображения, а первый, который снят с работающего ПК -- вполне рабочий. Причина того, что прошивка из документации не работает, думаю, в том, что сигналам FR6 и FR7 (ПЛ1 и ПЛ2) недостаточно одного нуля для захвата данных сдвиговыми регистрами.

Скорее всего и правда в документацию не были внесены некоторые исправления, доверять стоит прошивке, снятой с живого ПК-6128ц.

[ivagor]

Еще возможно прошивка из распечатки работала на 1-2 первых экземплярах (может там ставили некоторые микросхемы побыстрее), а когда стали делать малую серию (и удешевлять) пришлось доработать.

[Improver]

Еще возможно прошивка из распечатки работала на 1-2 первых экземплярах (может там ставили некоторые микросхемы побыстрее), а когда стали делать малую серию (и удешевлять) пришлось доработать.

Да, скорее всего так. Там такой момент: если частота 6МГц переходит из 0 в 1 до того момента, как сигналы FR6 и FR7 тоже переключатся с 0 на 1, то сдвиговые регистры смогут "зацепить" данные, а по графикам эти события с прошивкой из доков происходят одновременно, плюс-минус скорость срабатывания элементов. Дополнительный нолик в прошивке спасает от такой ситуации. В первых экземплярах удачно сложились быстродействия элементов, в общем.