Вопросик возник по схемотехнике Вектора, может вполне банальный и общеизвестный... В Векторе в тот момент, когда выполняется считывание четырёх байт в сдвиговые регистры для вывода их на экран, вырабатывается сигнал MX2 и доступа к памяти у процессора нет (судя по схемам Вектора), но если в этот момент нужно выполнить обращение к памяти, то явно как-то должно выполнятся ожидание её доступности. Вопрос, как это реализовано в Векторе? Смотрел схемы и первого, и 02-го, но что-то никак понять немогу, подскажите, плз...