Плату покупал недавно, пару недель назад. Как раз буду выступать в качестве бета-тестера.
Спасибо. Буду знать. Заодно поупражняюсь с таймингами.
Примерно это и подозревал. После того, как получил нули на чтение после записи данных в эти области.
На сколько я понял для подключения JTAG необходим флаг условной компиляции define WITH_DE1_JTAG?
Посмотрел иходники контроллера SDRAM. Нужно еще сделать подключние контроллера к JTAG.
Спасибо за оперативный ответ. Буду следить за развитием событий. Заодно пробовать упражняться в написании на Verilog.



Ответить с цитированием
