Цитата Сообщение от Vslav Посмотреть сообщение
(пожимает плечами)
Насколько я понимаю - он появляется вследствие неидеальных времянок логических элементов, не всегда, не у всех, при разных условиях и с разной степенью. В FPGA придется эту неидеальность эмулировать специальными ухищрениями, а это уже вроде как не "расово верная" логика выходит.
Неверно понимаете - он появляется всегда, и у всех версий ULA на оригинальных 48 Спектрумах, на самой первой версии (Issue1 ULA 5C102E) не проверял так как у меня ее нет, остальные все есть.