Наконец завершен последний блок юлы.
Остается только провести сверку схемы с топологией и указать название некоторых сигналов между блоками.
https://yadi.sk/d/YtLHDIkG3Rd6NU
Теперь нужен кто-то со знанием Verilog или VHDL, чтобы реализовать юлу на ПЛИС.
Последний раз редактировалось rukzak; 20.01.2018 в 16:36.
ИзВиНиТе За НеРоВнЫй ПоЧеРк
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Это просто отлично, сейчас уже наверное найдутся желающие покопаться в схеме в поисках ошибок, я со своей стороны точно займусь сверкой, правда если смогу разобраться.Сообщение от rukzak
Моё железо
[свернуть]
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием
