Спасибо. Просто только начал изучать vhdl и эксперементирую с Z-Controller. Там IORQGE заведен напрямую на 36 вывод плис.
Значит всё правильно написал: IORQGE <= '1' when port_access = '1' and A(7 downto 0) = X"FE" else 'Z';